[發明專利]半導體結構的形成方法

有效

• 申請號: 201410734541.7
• 申請日: 2014-12-04
• 公開（公告）號: CN105719954B
• 公開（公告）日: 2018-09-07
• 發明（設計）人: 周祖源;諸海豐
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司
• 主分類號: H01L21/027
• 分類號: H01L21/027;H01L21/033
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 高靜;駱蘇華

本發明提供一種半導體結構的形成方法，包括：提供襯底；在所述襯底上形成犧牲圖形；采用沉積設備，在所述犧牲圖形和襯底上沉積側墻材料層，刻蝕所述側墻材料層，在所述犧牲圖形側壁形成側墻；以所述側墻為硬掩膜，刻蝕所述襯底，形成半導體圖形。采用沉積設備在所述犧牲圖形和襯底上沉積側墻材料層，在所述沉積側墻材料層的過程中，所述沉積設備的輸出射頻功率在第一功率和第二功率間切換，所述第一功率和第二功率的頻率不同。能夠使側墻材料層內部產生的拉伸應力和壓縮應力部分相互抵消，從而在刻蝕側墻材料層形成側墻之后，側墻中的總體應力較小，不容易發生變形。以所述側墻為掩膜形成半導體圖形的特征尺寸更小。

技術領域

本發明涉及半導體領域，具體涉及一種半導體結構的形成方法。

背景技術

隨著半導體光刻工藝特征尺寸的不斷縮小，現有的曝光設備已經很難通過減小掩膜版上的圖形尺寸，來進一步縮小圖形的最小線寬和間距。

為進一步縮小圖形的最小線寬和間距，現有技術發展了自對準型雙重曝光(Self-Aligned Double Patterning，SADP)技術。圖1至圖3示出了一種常見的自對準型雙重曝光工藝在的部分過程：在襯底01上以光刻的方法定義犧牲圖形02，在襯底01和犧牲圖形02頂部和側壁上沉積薄膜03，對薄膜03進行刻蝕，去除襯底01上以及犧牲圖形02頂部的薄膜03，在犧牲圖形02側壁形成側墻04，然后去除犧牲圖形02，保留犧牲圖形02側壁上的側墻04。由于側墻04的寬度與薄膜03的厚度相近，而薄膜03厚度能夠比現有技術曝光設備所能制作出圖形的特征尺寸更小，且薄膜03的厚度容易控制，因此側墻04的寬度能夠比現有技術曝光設備形成圖形的特征尺寸更小。并且，側墻04的密度是犧牲圖形02密度的2倍，以側墻04作為硬掩膜對襯底01進行刻蝕，形成的半導體圖形密度是犧牲圖形02密度的2倍。

由此可見，側墻04的質量是影響自對準型雙重曝光技術質量的關鍵因素。但是采用現有自對準型雙重曝光技術中，如圖3所示，在去除犧牲圖形02后，側墻04可能朝向犧牲圖形02原位置傾斜，或者，側墻04也可能被向犧牲圖形02原位置傾斜。

以傾斜的側墻04作為硬掩膜，對襯底01進行刻蝕，形成的半導體圖形形貌分辨率較差，并且半導體圖形的形狀與所需要形成的形狀不一致。

發明內容

本發明解決的問題是提供一種半導體結構的形成方法，改善自對準型雙重曝光中側墻的質量，使側墻不容易傾斜，進而改善以側墻為掩膜刻蝕形成的圖形形貌。

為解決上述問題，本發明提供一種半導體結構的形成方法，包括：

提供襯底；

在所述襯底上形成犧牲圖形；

采用沉積設備在所述犧牲圖形和襯底上沉積側墻材料層，在所述沉積側墻材料層的過程中，所述沉積設備的輸出射頻功率在第一功率和第二功率間切換，所述第一功率和第二功率的頻率不同；

刻蝕所述側墻材料層，在所述犧牲圖形側壁形成側墻；

去除所述犧牲圖形；

以所述側墻為掩膜刻蝕所述襯底，形成半導體圖形。

可選的，第一功率的頻率大于第二功率的頻率，所述沉積側墻材料層的過程包括第一沉積和第二沉積；在第一沉積中，所述輸出功率為第一功率的時間占所述第一沉積工藝總時間的比例在40％到50％之間；在第二沉積中，所述輸出功率為第一功率的時間占所述第二沉積工藝總時間的比例在90％到100％之間。

可選的，第一功率的頻率大于第二功率的頻率，所述沉積側墻材料層的過程包括：第一沉積和第二沉積；在第一沉積中，所述輸出射頻功率為第一功率；第二沉積中，所述輸出射頻功率為第二功率。