[發明專利]一種陣列基板及其制備方法、顯示裝置

有效

• 申請號: 201410729803.0
• 申請日: 2014-12-03
• 公開（公告）號: CN104409415A
• 公開（公告）日: 2015-03-11
• 發明（設計）人: 王武;邱海軍;尚飛;王國磊
• 申請（專利權）人: 重慶京東方光電科技有限公司;京東方科技集團股份有限公司
• 主分類號: H01L21/77
• 分類號: H01L21/77;H01L27/12
• 代理公司: 北京天昊聯合知識產權代理有限公司 11112
• 代理人: 柴亮;張天舒

技術領域

本發明涉及顯示技術領域，具體地，涉及一種陣列基板及其制備方法、顯示裝置。

背景技術

利用非晶硅(a-Si)薄膜晶體管(TFT)制作薄膜晶體管顯示器的缺點是其電子遷移率非常低(<1cm2/V.S)，同時a-Si在可見光范圍不透明，光敏性強，因此其應用范圍受到了限制。隨著新技術的出現，如有機發光二極管(OLED)顯示技術，透明液晶顯示技術，驅動電路集成玻璃技術(Gate?Driver?on?Array，GOA)等逐漸進入人們的視野，需要薄膜半導體材料具有更高的電子遷移率，更佳的非晶態均一性，并能夠減少閾值電壓(Vth)漂移等。

金屬氧化物半導體薄膜晶體管(Oxide?TFT)的金屬氧化物半導體薄膜具有沉積溫度低，電子遷移率高，易于刻蝕，在可見光范圍內透過率高，且電子遷移率不那么取決于膜的顆粒尺寸，即具有Vth均一性高等優點。

圖1為現有的金屬氧化物薄膜晶體管陣列基板的結構示意圖，其中。所述陣列基板包括：基板1；形成在基板1上的形成第一氧化銦錫層(圖1為剖視圖，剖不到該位置)；

形成在第一氧化銦錫層的柵電極2；形成在柵電極2的柵絕緣層3；形成在柵絕緣層3上的金屬氧化物有源層4；形成在有源層4上的刻蝕阻擋層5(Etch?Stop?Layer，ESL)、源、漏電極6；源、漏電極6之上形成的鈍化層7；形成在鈍化層7上的第二氧化銦錫層(圖1為剖視圖，剖不到該位置)。

上述Oxide?TFT陣列基板的制造工藝如下：通過7次構圖工藝在基板1依次形成上述各層，其中，構圖工藝包括光刻膠涂布、掩模、曝光、顯影、刻蝕、光刻膠剝離等部分或全部工藝，使用的掩膜板依次為第一氧化銦錫層掩膜板，柵電極掩膜板，有源層掩膜板，刻蝕阻擋層掩膜板，源、漏電極掩膜板，鈍化層掩膜板，第二氧化銦錫層掩膜板。上述陣列基板的制造過程包括了7次構圖工藝，每次構圖工藝都用到一塊不同的掩膜版，導致該陣列基板的制造成本較高。

發明內容

解決上述問題所采用的技術方案是一種節省掩膜板的陣列基板的制備方法，其技術方案如下：

一種陣列基板的制備方法，包括以下步驟：

在襯底上通過構圖工藝形成包括有源層的圖形；

在形成有源層的所述襯底上沉積刻蝕阻擋層；

在所述刻蝕阻擋層上沉積金屬層；

通過構圖工藝在所述金屬層上形成包括源電極的第一部分、漏電極的第一部分的圖形，且所述源電極上形成有第一開口；所述漏電極上形成有第二開口；以及

在所述刻蝕阻擋層上形成刻蝕阻擋圖案，所述刻蝕阻擋圖案具有分別與所述源電極上的第一開口、所述漏電極上的第二開口相對應的開口。

優選的是，所述通過構圖工藝在所述金屬層上形成包括源電極的第一部分、漏電極的第一部分的圖形，且所述源電極上形成有第一開口；所述漏電極上形成有第二開口；以及

在所述刻蝕阻擋層上形成刻蝕阻擋圖案，所述刻蝕阻擋圖案具有分別與所述源電極上的第一開口、所述漏電極上的第二開口相對應的開口包括以下步驟：

在所述金屬層上形成光刻膠、采用源、漏電極掩膜板曝光、顯影、并對所述金屬層進行刻蝕，形成包括源電極的第一部分、漏電極的第一部分的圖形，以及位于所述源電極上的第一開口的圖形，位于所述漏電極上的第二開口的圖形；

接著，沉積鈍化層，通過一次構圖工藝形成包括鈍化層和刻蝕阻擋層的圖形。

優選的是，所述通過一次構圖工藝形成包括鈍化層和刻蝕阻擋層的圖形包括以下步驟：在所述鈍化層上形成光刻膠、采用鈍化層掩膜板曝光、顯影、并對鈍化層和刻蝕阻擋層進行刻蝕，在所述刻蝕阻擋圖案形成分別與所述源電極上的第一開口、所述漏電極上的第二開口相對應的開口。

優選的是，所述金屬層的刻蝕采用濕法刻蝕。

優選的是，所述鈍化層和刻蝕阻擋層的刻蝕采用干法刻蝕。

優選的是，通過構圖工藝在所述金屬層上形成包括源電極的第一部分、漏電極的第一部分的圖形，且所述源電極上形成有第一開口；所述漏電極上形成有第二開口；以及

在所述刻蝕阻擋層上形成刻蝕阻擋圖案，所述刻蝕阻擋圖案具有分別與所述源電極上的第一開口、所述漏電極上的第二開口相對應的開口包括以下步驟：

通過一次構圖工藝在所述金屬層上形成包括源電極的第一部分、漏電極的第一部分的圖形，以及位于所述源電極上的第一開口的圖形，位于所述漏電極上的第二開口的圖形；以及在刻蝕阻擋層上形成分別與所述源電極上的第一開口、所述漏電極上的第二開口相對應的開口的圖形。