[發明專利]半導體器件及其制作方法

有效

• 申請號: 201410728307.3
• 申請日: 2014-12-03
• 公開（公告）號: CN105720050B
• 公開（公告）日: 2019-01-29
• 發明（設計）人: 李敏;何學緬
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L21/8238
• 代理公司: 北京康信知識產權代理有限責任公司 11240
• 代理人: 吳貴明;張永明

本申請公開了一種半導體器件及其制作方法。該半導體器件包括：襯底，包括第一區域和第二區域；凹陷部，設置在第二區域的表面上；功能部件，設置在第一區域上；以及反熔絲結構，設置在第二區域上，其中，反熔絲結構包括導電部件及絕緣部件，且絕緣部件覆蓋凹陷部及部分第二區域。該半導體器件中，由于絕緣部件覆蓋凹陷部，使得絕緣部件的下表面具有與凹陷部對應的凸起部，而在反熔絲結構上施加電壓時該凸起部的附近位置會產生具有高電場強度的電場，使得絕緣部件在較低的電壓下即可被擊穿，即降低了反熔絲結構的編程電壓，從而使得半導體器件中的反熔絲結構在工作電壓下更容易導通。

技術領域

本申請涉及半導體集成電路制作技術領域，具體而言，涉及一種半導體器件及其制作方法。

背景技術

反熔絲是半導體器件中常用的一種元件，其廣泛應用于可編程的集成電路(IC)。反熔絲結構通常包括兩個導體和形成于這兩個導體之間的絕緣層，其工作原理為：當在反熔絲結構上不施加電壓時，絕緣層不導電；當在反熔絲結構上施加足夠高的電壓時，絕緣層被擊穿而處于導電狀態，并使得反熔絲結構導通，此時將施加于半導體器件中并使反熔絲結構導通的電壓稱為編程電壓。

目前，最典型的反熔絲結構主要有金屬-αSi-金屬(MTM，Metal to Metal)反熔絲、氧化物-氮化硅-氧化物(ONO，Oxide-Nitride-Oxide)反熔絲和柵氧化層反熔絲。其中，MTM反熔絲和ONO反熔絲的制作工藝與標準的CMOS工藝不兼容，會給芯片制造帶來諸多不便。而柵氧化層反熔絲能夠基于MOSFET形成，其制作過程不需要額外的工藝步驟，并與標準的CMOS工藝完全兼容。

現有的柵氧化層反熔絲結構包括柵氧層20′、柵極30′和源漏極40′，其結構如圖1所示。工作時，柵氧層作為絕緣層，柵極和導通的源漏極作為絕緣層兩側的導體。然而，上述反熔絲結構的編程電壓遠大于半導體器件的工作電壓。例如，反熔絲結構中的柵氧層的厚度為3.5nm時，需要大于5V的編程電壓才能使柵氧層擊穿，而正常的工作電壓僅為3.3V左右，從而導致反熔絲結構在工作電壓下難以導通。針對上述問題，目前還沒有有效的解決方法。

發明內容

本申請的主要目的在于提供一種半導體器件及其制作方法，以降低反熔絲結構的編程電壓，從而使半導體器件中的反熔絲結構在工作電壓下更容易導通。

為了實現上述目的，根據本申請的一個方面，提供了一種半導體器件，該半導體器件包括：襯底，包括第一區域和第二區域；凹陷部，設置在第二區域的表面上；功能部件，設置在第一區域上；以及反熔絲結構，設置在第二區域上，其中，反熔絲結構包括導電部件及絕緣部件，且絕緣部件覆蓋凹陷部及部分第二區域。

進一步地，凹陷部為多個分散的凹點。

進一步地，凹陷部形成一個或多個孔道結構。

進一步地，反熔絲結構設置在襯底的有源區中，導電部件包括設置在絕緣部件表面上的柵極，以及設置于襯底中的源漏極。

進一步地，有源區的長度和寬度不小于25μm。

進一步地，當半導體器件為閃存時，，第一區域包括閃存區和邏輯區；邏輯區上設置的功能部件為邏輯晶體管，閃存區上設置的功能部件為閃存晶體管。

為了實現上述目的，根據本申請的另一個方面，提供了一種半導體器件的制作方法，該制作方法包括以下步驟：提供包括第一區域和第二區域的襯底；在第二區域的表面上形成凹陷部；在第一區域上設置功能部件，并在第二區域上形成反熔絲結構，形成反熔絲結構的步驟包括：在具有凹陷部的第二區域表面上形成絕緣部件；以及在絕緣部件及第二區域上形成導電部件。

進一步地，形成凹陷部的步驟包括：在襯底的第一區域和第二區域上依次形成柵極介電層和柵極材料預備層；對柵極材料預備層進行減薄處理，形成柵極材料層，并且在位于第二區域中的柵極材料層中形成凹陷結構；刻蝕去除位于第二區域中的柵極材料層和柵極介電層，并在第二區域的表面上形成凹陷部。