[發(fā)明專利]一種適合大量連續(xù)圖像采集和快速存儲(chǔ)的系統(tǒng)

有效

• 申請(qǐng)?zhí)枺?/td>: 201410715022.6
• 申請(qǐng)日: 2014-12-01
• 公開（公告）號(hào): CN104394371B
• 公開（公告）日: 2017-09-29
• 發(fā)明（設(shè)計(jì)）人: 高昆;蔡俊波;盧巖;許廷發(fā);朱振宇;韓璐;劉瑩
• 申請(qǐng)（專利權(quán)）人: 北京理工大學(xué)
• 主分類號(hào): H04N7/18
• 分類號(hào): H04N7/18;H04N5/82;H04N9/04;H04N5/232
• 代理公司: 北京博雅睿泉專利代理事務(wù)所(特殊普通合伙)11442
• 代理人: 馬佑平

1.一種適合大量連續(xù)圖像采集和快速存儲(chǔ)的系統(tǒng)，其特征在于，包括：圖像采集裝置和圖像存儲(chǔ)裝置，其中，

所述圖像采集裝置，包括：分辨率自適應(yīng)模塊、圖像數(shù)據(jù)提取模塊和格式轉(zhuǎn)換模塊，該圖像采集裝置分別與用于傳輸數(shù)字信號(hào)的視頻模數(shù)轉(zhuǎn)換器和所述圖像存儲(chǔ)裝置相耦接，用于采集視頻圖像數(shù)據(jù)流，提取出視頻數(shù)據(jù)流中的有效像素，進(jìn)行格式轉(zhuǎn)換后發(fā)送至所述圖像存儲(chǔ)裝置，其中，

所述分辨率自適應(yīng)模塊，分別與將視頻模擬信號(hào)轉(zhuǎn)換為視頻數(shù)字信號(hào)的視頻模數(shù)轉(zhuǎn)換器和所述圖像數(shù)據(jù)提取模塊相耦接，用于接收視頻模數(shù)轉(zhuǎn)換器發(fā)送的VGA數(shù)字信號(hào)，檢測出該VGA數(shù)字信號(hào)中圖像的分辨率，發(fā)送至所述圖像數(shù)據(jù)提取模塊；所述分辨率自適應(yīng)模塊利用固定分辨率下，在場同步信號(hào)的有效電平寬度內(nèi)，行同步信號(hào)電平脈沖沿的個(gè)數(shù)是固定的，以此來判斷當(dāng)前輸入圖像的分辨率；

所述圖像數(shù)據(jù)提取模塊，分別與所述分辨率自適應(yīng)模塊和格式轉(zhuǎn)換模塊相耦接，用于接收所述分辨率自適應(yīng)模塊發(fā)送的檢測出圖像分辨率的VGA數(shù)字信號(hào)，提取有效像素后，發(fā)送至所述格式轉(zhuǎn)換模塊；

所述格式轉(zhuǎn)換模塊，分別與所述圖像數(shù)據(jù)提取模塊和所述圖像存儲(chǔ)裝置相耦接，用于接收所述圖像數(shù)據(jù)提取模塊發(fā)送的提取出有效像素的圖像數(shù)據(jù)，將其中包含的RGB圖像數(shù)據(jù)轉(zhuǎn)換為YCbCr圖像數(shù)據(jù)，發(fā)送至所述圖像存儲(chǔ)裝置，所述數(shù)據(jù)格式轉(zhuǎn)換模塊分為顏色空間變換模塊、8行乒乓緩存模塊、8×8切塊模塊和色彩交織模塊四個(gè)部分；所述圖像存儲(chǔ)裝置，包括：數(shù)據(jù)存儲(chǔ)模塊、SD卡讀寫模塊和控制模塊，該圖像存儲(chǔ)裝置，與所述圖像采集裝置中的格式轉(zhuǎn)換模塊相耦接，用于接收所述格式轉(zhuǎn)換模塊發(fā)送的YCbCr圖像數(shù)據(jù)，緩存至所述數(shù)據(jù)存儲(chǔ)模塊，并讀寫至SD卡中，其中，

所述控制模塊，分別與所述數(shù)據(jù)存儲(chǔ)模塊和SD卡讀寫模塊相耦接，用于控制圖像數(shù)據(jù)傳輸流向、控制圖像數(shù)據(jù)讀寫以及通過其中設(shè)置的文件子單元對(duì)所述數(shù)據(jù)存儲(chǔ)模塊和SD卡讀寫模塊進(jìn)行讀寫控制，所述控制模塊包括Nios II CPU、PIO、EPCS控制器、JTAG控制器；所述Nios II CPU與所述SD卡讀寫模塊相耦接，用于運(yùn)行其中設(shè)置的文件單元對(duì)所述SD卡讀寫模塊進(jìn)行控制，從所述SDRAM中讀取圖像數(shù)據(jù)發(fā)送至所述SD卡；所述PIO為存儲(chǔ)器映射輸入輸出端口和通用I/O端口之間提供了接口，I/O端口連接片上用戶自定義模塊或連接到FPGA與外設(shè)之間的I/O引腳；所述EPCS控制器與配置外部FLASH相耦接，所述EPCS控制器控制系統(tǒng)在上電時(shí)自動(dòng)配置FLASH，并預(yù)留JTAG控制器，為后續(xù)二次開發(fā)提供修改和測試的端口；所述JTAG控制器是定制所述Nios II CPU過程中自定義配置出來的，所述JTAG控制器為后續(xù)二次開發(fā)提供修改和測試的端口；

所述數(shù)據(jù)存儲(chǔ)模塊，包括：SDRAM控制器和SDRAM，該數(shù)據(jù)存儲(chǔ)模塊，分別與所述圖像采集裝置中的格式轉(zhuǎn)換模塊、SD卡讀寫模塊和控制模塊相耦接，用于接收所述格式轉(zhuǎn)換模塊發(fā)送的YCbCr圖像數(shù)據(jù)，緩存該YCbCr圖像數(shù)據(jù)，并發(fā)送至所述SD卡讀寫模塊，其中，

所述SDRAM控制器，分別與所述格式轉(zhuǎn)換模塊、控制模塊和SDRAM相耦接，用于控制將所述格式轉(zhuǎn)換模塊發(fā)送的YCbCr圖像數(shù)據(jù)緩存至所述SDRAM中；

所述SDRAM，分別與所述SDRAM控制器和SD卡讀寫模塊相耦接，用于接收所述SDRAM控制器的控制，緩存所述YCbCr圖像數(shù)據(jù)，發(fā)送至所述SD卡讀寫模塊，

所述SD卡讀寫模塊，分別與所述SDRAM、控制模塊和SD卡相耦接，用于接受所述控制模塊的控制，將所述SDRAM中緩存的YCbCr圖像數(shù)據(jù)存儲(chǔ)至所述SD卡中，所述SD卡讀寫模塊中設(shè)置了一個(gè)SPI控制器，所述SPI控制器分別與所述Nios II CPU和SD卡相耦接，用于接受所述Nios II CPU的控制，讀取SDRAM中緩存的圖像數(shù)據(jù)發(fā)送至所述SD卡中；所述Nios II CPU中設(shè)置的文件單元，所述文件單元中的FAT鏈表中不存在未分配的孤立的FAT表項(xiàng)，其中的表項(xiàng)是從小到大連續(xù)排列的，不需要通過查詢FAT鏈表查詢下一個(gè)可用簇的簇號(hào)；所述文件單元中FAT鏈表，用連續(xù)塊寫入指令對(duì)所述SD卡進(jìn)行連續(xù)的數(shù)據(jù)塊操作，不存在因刪除或移動(dòng)操作造成FAT表項(xiàng)不連續(xù)。