[發(fā)明專利]一種數(shù)字波束合成技術(shù)驗(yàn)證系統(tǒng)及數(shù)據(jù)處理方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201410712921.0
• 申請(qǐng)日: 2014-11-28
• 公開(kāi)（公告）號(hào): CN104331637A
• 公開(kāi)（公告）日: 2015-02-04
• 發(fā)明（設(shè)計(jì)）人: 龍寧;張星星
• 申請(qǐng)（專利權(quán)）人: 成都龍騰中遠(yuǎn)信息技術(shù)有限公司
• 主分類號(hào): G06F19/00
• 分類號(hào): G06F19/00;G01S7/40;H03M13/15
• 代理公司: 成都金英專利代理事務(wù)所(普通合伙) 51218
• 代理人: 袁英

技術(shù)領(lǐng)域

本發(fā)明涉及一種數(shù)字波束合成技術(shù)驗(yàn)證系統(tǒng)及數(shù)據(jù)處理方法。

背景技術(shù)

數(shù)字波束合成技術(shù)充分利用陣列天線所獲取的空間信息，通過(guò)信號(hào)處理技術(shù)使波束獲得超分辨率和低副瓣的性能，實(shí)現(xiàn)了波束的掃描、目標(biāo)的跟蹤以及空間干擾信號(hào)的零陷，因而數(shù)字波束形成技術(shù)在雷達(dá)信號(hào)處理、通信信號(hào)處理以及電子對(duì)抗系統(tǒng)中得到了廣泛的應(yīng)用。數(shù)字波束形成是把陣列天線輸出的信號(hào)進(jìn)行AD采樣數(shù)字化后送到數(shù)字波束形成器的處理單元，完成對(duì)各路信號(hào)的復(fù)加權(quán)處理，形成所需的波束信號(hào)。而數(shù)字波束形成最重要的技術(shù)是采用多通道的同步采樣數(shù)據(jù)，并輔以不同組的權(quán)系數(shù)，實(shí)現(xiàn)空時(shí)信號(hào)處理，目前的系統(tǒng)無(wú)法實(shí)現(xiàn)多通道信號(hào)同步采集等。

發(fā)明內(nèi)容

本發(fā)明的目的在于克服現(xiàn)有技術(shù)的不足，提供一種數(shù)字波束合成技術(shù)驗(yàn)證系統(tǒng)及數(shù)據(jù)處理方法，實(shí)現(xiàn)多通道信號(hào)同步采集、存儲(chǔ)、回放和處理功能，讓用戶可以隨意的實(shí)現(xiàn)感興趣的數(shù)據(jù)錄取，然后通過(guò)PCIe等接口實(shí)現(xiàn)多通道數(shù)據(jù)轉(zhuǎn)儲(chǔ)，實(shí)現(xiàn)干擾方向置零、干擾信號(hào)提取、多波束覆蓋、單波束掃描等陣列信號(hào)處理，提高數(shù)據(jù)存儲(chǔ)和轉(zhuǎn)儲(chǔ)的可靠性和存儲(chǔ)速度。

本發(fā)明的目的是通過(guò)以下技術(shù)方案來(lái)實(shí)現(xiàn)的：一種數(shù)字波束合成技術(shù)驗(yàn)證系統(tǒng)，它包括主控計(jì)算模塊、轉(zhuǎn)儲(chǔ)控制模塊、高速存儲(chǔ)模塊、AD采集模塊和電源模塊，所述主控計(jì)算機(jī)模塊通過(guò)PCIe總線與轉(zhuǎn)儲(chǔ)控制模塊連接，用于完成用戶的界面交互控制和對(duì)回放數(shù)據(jù)的事后處理，將接收的用戶命令發(fā)送到轉(zhuǎn)儲(chǔ)控制模塊，所述高速存儲(chǔ)模塊、AD采集模塊和轉(zhuǎn)儲(chǔ)控制模塊通過(guò)板間高速總線互連；所述轉(zhuǎn)儲(chǔ)控制模塊用于將接收主控計(jì)算模塊的命令，并發(fā)送給其他模塊，實(shí)現(xiàn)主控模塊對(duì)其他模塊的控制和狀態(tài)反饋；所述AD采集模塊，用于對(duì)模擬信號(hào)的采集；所述高速存儲(chǔ)模塊，用于對(duì)來(lái)自AD采樣模塊的高速數(shù)據(jù)的實(shí)時(shí)存儲(chǔ)和對(duì)存儲(chǔ)的數(shù)據(jù)的進(jìn)行文件管理，實(shí)現(xiàn)對(duì)文件的檢索、回放、刪除和轉(zhuǎn)儲(chǔ)；電源模塊用于提供整機(jī)需要的電源。

所述的主控計(jì)算模塊預(yù)裝Windows操作系統(tǒng)。

所述的主控計(jì)算模塊還設(shè)置有千兆以太網(wǎng)接口和USB接口。

所述轉(zhuǎn)儲(chǔ)控制模塊還設(shè)置有千兆以太網(wǎng)接口和光纖接口，連接外置存儲(chǔ)設(shè)備。

所述板間高速總線由FPGA的GTX接口實(shí)現(xiàn)，支持Auraro、PCIe、FC和RapidIO傳輸協(xié)議。

所述高速存儲(chǔ)模塊包括有8個(gè)存儲(chǔ)模塊，每個(gè)存儲(chǔ)模塊對(duì)應(yīng)2路AD采集數(shù)據(jù)。

所述AD采集模塊接有SSMC接口，提供外部模擬信號(hào)輸入、觸發(fā)信號(hào)輸入、外供時(shí)鐘輸入。

所述電源模塊提供直流電源。

所述AD采樣時(shí)鐘為多路采樣時(shí)鐘。

一種數(shù)字波束合成技術(shù)驗(yàn)證系統(tǒng)數(shù)據(jù)處理方法，信號(hào)同步采集：用于對(duì)外部模擬信號(hào)、觸發(fā)信號(hào)、外供時(shí)鐘輸入信號(hào)進(jìn)行采集，包括多通道采集同步和數(shù)據(jù)傳輸同步；

數(shù)據(jù)高速存儲(chǔ)：用于采用高速存儲(chǔ)技術(shù)對(duì)采集的數(shù)據(jù)進(jìn)行高速存儲(chǔ)；

數(shù)據(jù)存儲(chǔ)管理：包括對(duì)存儲(chǔ)數(shù)據(jù)的回放處理和文件管理，用戶根據(jù)需要，對(duì)存儲(chǔ)好的數(shù)據(jù)進(jìn)行回放處理；文件管理包括對(duì)存儲(chǔ)的文件進(jìn)行刪除，讀取和格式化操作；

數(shù)據(jù)編碼和實(shí)時(shí)糾錯(cuò)：用于數(shù)據(jù)的實(shí)時(shí)編碼和糾錯(cuò)處理。

所述數(shù)據(jù)回放處理包括以下子步驟：

S1、接收數(shù)據(jù)回放命令；

S2、系統(tǒng)轉(zhuǎn)儲(chǔ)模塊通過(guò)GTX接口從存儲(chǔ)模塊中讀取數(shù)據(jù)；

S3、將數(shù)據(jù)存儲(chǔ)到主控模塊本地硬盤(pán)中；

S4、數(shù)據(jù)回放和同步處理。

所述的高速存儲(chǔ)技術(shù)包括多級(jí)流水線技術(shù)、雙頁(yè)編程技術(shù)和Interleaved編程技術(shù)。

所述多通道采集同步包括來(lái)自同一時(shí)鐘源的同步采樣時(shí)鐘和同一外部觸發(fā)源的同步觸發(fā)信號(hào)；所述數(shù)據(jù)傳輸同步包括芯片之間和模塊之間的數(shù)據(jù)傳輸，根據(jù)數(shù)據(jù)包頭里的時(shí)間同步信息和幀編號(hào)信號(hào)，實(shí)現(xiàn)芯片之間和模塊之間數(shù)據(jù)傳輸?shù)耐健?/p>

所述的數(shù)據(jù)編碼和實(shí)時(shí)糾錯(cuò)采用BCH糾錯(cuò)編碼技術(shù)對(duì)在編程過(guò)程中出現(xiàn)的隨機(jī)性BIT錯(cuò)誤進(jìn)行糾錯(cuò)，可以對(duì)1080個(gè)Byte實(shí)現(xiàn)32個(gè)BIT的糾錯(cuò)處理。所述的BCH糾錯(cuò)編碼技術(shù)算法如下：

BCH碼是糾正多個(gè)隨機(jī)錯(cuò)誤的循環(huán)碼，用有限域理論和生成多項(xiàng)式g(x)的根描述；