[發明專利]一種可編程芯片的編程控制電路

有效

• 申請號: 201410707288.6
• 申請日: 2014-11-27
• 公開（公告）號: CN104375429A
• 公開（公告）日: 2015-02-25
• 發明（設計）人: 王釗
• 申請（專利權）人: 無錫中星微電子有限公司
• 主分類號: G05B19/04
• 分類號: G05B19/04
• 代理公司: 北京同輝知識產權代理事務所(普通合伙) 11357
• 代理人: 劉洪勛

技術領域

本發明涉及智能芯片領域，具體涉及一種可編程芯片的編程控制電路。

背景技術

現有技術中，一般的具有可編程功能的芯片，都需要特殊工藝才能對芯片進行多次編程，例如一些芯片的編程入口具有若干浮柵晶體管，在編程時需要通過額外的光刻步驟修改浮柵上的電荷，進而改變所述浮柵晶體管導通的閾值電壓，使對應的編程入口始終維持一個特定的高電平或低電平狀態，即獲得二進制數據，從而實現編程目的。這種浮柵工藝由于采用光刻步驟，無疑在編程過程中增加了成本，而在有些應用中，需要多次對芯片進行編程，然而對浮柵晶體管進行光刻和擦除的次數有限，使得芯片的可編程次數較少。

發明內容

本發明克服了上述缺點，提供了一種無需額外工藝步驟，成本低廉，可實現多次編程的可編程芯片的編程控制電路。

本發明解決其技術問題所采取的技術方案是：一種可編程芯片的編程控制電路，包括若干個數據組單元，編程識別單元和切換單元，各個數據組單元包括一個標志位子單元和多個編程數據位子單元，用于識別編程次數的所述編程識別單元，分別與各個數據組單元中的標志位子單元相連接，識別所述標志位子單元的標志位信號，并控制所述切換單元，所述切換單元連接所述各數據組單元的編程數據位子單元，并在所述編程識別單元的控制下，接通對應的編程數據位子單元，輸出對應的編程數據位信號。

所述數據組單元可為m個，所述切換單元可包括m+1個開關組，其中包括與m個所述數據組單元一一對應連接的m個編程開關組和一個缺省狀態開關組，每個開關組為多個聯動開關，所述缺省狀態開關組各聯動開關的輸入端，分別對應連接在缺省數據端，所述編程開關組的各聯動開關的輸入端，分別對應連接數據組單元的編程數據位子單元，所述各開關組的控制端與所述編程識別單元相連，在所述編程識別單元的控制下，接通相應的聯動開關。

當各所述數據組單元的標志位子單元未輸出有效的標志位信號時，所述編程識別單元可控制所述缺省狀態開關組的聯動開關導通，將所述缺省數據端信號輸出到所述缺省狀態開關組的聯動開關的輸出端；當一個所述數據組單元的標志位子單元輸出有效的標志位信號時，所述編程識別單元可控制對應的編程開關組的聯動開關導通，將當前數據組單元的編程數據位子單元的編程數據位信號輸出到當前編程開關組的聯動開關的輸出端。

當所述數據組單元可為兩個，分別為第一數據組單元和第二數據組單元時，所述切換單元包括三個開關組，分別為與所述第一數據組單元、第二數據組單元一一對應連接的第一開關組、第二開關組以及缺省狀態開關組；所述編程識別單元包括兩個反相器和兩個邏輯與門，所述第一數據組單元的標志位子單元經第一反相器連接到所述缺省狀態開關組的控制端，并同時連接到第一邏輯與門的一個輸入端和第二邏輯與門的一個輸入端，所述第二數據組單元的標志位子單元連接到第一邏輯與門的另一個輸入端，并經過第二反相器連接到第二邏輯與門的另一個輸入端，所述第一邏輯與門的輸出端連接到第一編程開關組的控制端，所述第二邏輯與門的輸出端連接到第二編程開關組的控制端。

所述標志位子單元或/和各編程數據位子單元可由編程入口電路構成，所述編程入口電路包括編程開關、MOS晶體管、電流源和反相器，所述MOS晶體管采用電容連接方式，即漏極和源極共同接地，柵極連接所述電流源的輸出端，所述編程開關的輸入端為高壓信號端，輸出端與所述MOS晶體管的柵極相連接，控制端即為編程控制端，所述反相器的輸入端與所述MOS晶體管的柵極相連，輸出端即為標志位子單元或/和編程數據位子單元的輸出端。

本發明在所述數據組單元中設置標志位和編程數據位，所述編程識別單元通過所述標志位來識別編程的次數，并控制所述切換單元接通對應的編程數據位信號，作為編程輸出端的信號輸出，無需特殊工藝，即可實現能多次編程的效果，以節省芯片生產時的光刻步驟，降低了成本，而且可根據需要增減數據組單元的個數，來實現多次編程目的。

附圖說明

圖1為本發明的原理框圖；

圖2為本發明的優選實施例中的部分電路圖；

圖3為本發明的優選實施例中編程入口單元的電路原理圖。

具體實施方式