[發明專利]一種半導體器件及其制造方法

有效

• 申請號: 201410698552.4
• 申請日: 2014-11-26
• 公開（公告）號: CN105702618B
• 公開（公告）日: 2019-06-04
• 發明（設計）人: 徐燁鋒;閆江;陳邦明;唐兆云;唐波;許靜;李春龍
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L21/762
• 分類號: H01L21/762;H01L21/28
• 代理公司: 北京維澳專利代理有限公司 11252
• 代理人: 黨麗;吳蘭柱

本發明公開了一種半導體器件的制造方法，包括：提供半導體襯底；在半導體襯底上依次形成第一半導體層和第二半導體層的疊層，疊層間為隔離溝槽；從第一半導體層的端部去除部分的第一半導體層，以形成開口；填充開口及隔離溝槽，以分別形成第一絕緣層和隔離；在第二半導體層中形成貫通的刻蝕孔；通過刻蝕孔腐蝕去除剩余的第一半導體層，以形成空腔；在空腔及刻蝕孔的內表面上分別形成背柵介質層和第二絕緣層，并分別以導體層和連接層填充空腔及刻蝕孔，以分別形成背柵及連接孔；進行器件的后續加工。本發明的方法，實現了帶背柵結構的類SOI器件。

技術領域

本發明屬于半導體制造領域，尤其涉及一種半導體器件及其制造方法。

背景技術

隨著器件的特征尺寸不斷減小，在進入納米尺度尤其是22nm以下尺寸以后，臨近半導體物理器件的極限問題接踵而來，如電容損耗、漏電流增大、噪聲提升、閂鎖效應和短溝道效應等，為了克服這些問題，SOI(絕緣體上硅，Silicon-On-Insulator)技術應運而生。

SOI襯底分厚層和薄層SOI，薄層SOI器件的頂層硅的厚度小于柵下最大耗盡層的寬度，當頂層硅的厚度變薄時，器件從部分耗盡(Partially Depletion)向全部耗盡(FullyDepletion)轉變，當頂層硅小于30nm時，為超薄SOI(Ultra thin SOI，UTSOI)，SOI器件全部耗盡，全部耗盡的器件具有較大電流驅動能力、陡直的亞閾值斜率、較小的短溝道、窄溝道效應和完全消除Kink效應等優點，特別適用于高速、低壓、低功耗電路的應用，超薄SOI成為22nm以下尺寸工藝的理想解決方案。

然而，目前SOI襯底的造價較高，且提供的SOI襯底的規格較為單一，無法根據器件的需要調整各層的厚度。

發明內容

本發明的目的在于克服現有技術中的不足，提供一種半導體器件及其制造方法，實現SOI器件的集成且埋層厚度可調。

為實現上述目的，本發明的技術方案為：

一種半導體器件的制造方法，包括步驟：

提供半導體襯底；

在半導體襯底上依次形成第一半導體層和第二半導體層的疊層，平面上各個疊層之間為隔離溝槽；

從第一半導體層的端部去除部分的第一半導體層，以形成開口；

填充開口及隔離溝槽，以分別形成第一絕緣層和隔離；

在第二半導體層中形成貫通的刻蝕孔；

通過刻蝕孔腐蝕去除剩余的第一半導體層，以形成空腔；

在空腔及刻蝕孔的內表面上分別形成背柵介質層和第二絕緣層，并分別以導體層和連接層填充空腔及刻蝕孔，以分別形成背柵及連接孔；

進行器件的后續加工。

可選的，通過外延生長在半導體襯底上依次形成第一半導體層和第二半導體層的疊層。

可選的，所述襯底為硅襯底，所述第一半導體層為Ge_xSi_1-x，其中0<x<1，所述第二半導體層為硅。

可選的，形成開口或形成空腔時，去除第一半導體層的方法包括：采用HF、H₂O₂、CH₃COOH和H₂O的刻蝕劑進行腐蝕去除第一半導體層。

可選的，形成第一絕緣層和隔離的步驟具體包括：進行氧化工藝，在開口內以及在隔離溝槽的內壁上形成第一氧化物層；在隔離溝槽中填滿第二氧化物層。

可選的，形成背柵及連接孔的步驟具體包括：

采用ALD工藝，在空腔以及刻蝕孔的內表面上形成第一介質層；