[發(fā)明專利]一種存儲陣列中數(shù)據(jù)鏡像方法及存儲陣列有效
| 申請?zhí)枺?/td> | 201410698325.1 | 申請日： | 2014-11-26 |
| 公開（公告）號： | CN104461777B | 公開（公告）日： | 2018-07-13 |
| 發(fā)明（設(shè)計）人： | 杜翔 | 申請（專利權(quán)）人： | 華為技術(shù)有限公司 |
| 主分類號： | G06F11/14 | 分類號： | G06F11/14 |
| 代理公司： | 深圳市深佳知識產(chǎn)權(quán)代理事務所(普通合伙) 44285 | 代理人： | 王仲凱 |
| 地址： | 518129 廣東*** | 國省代碼： | 廣東;44 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 存儲陣列 第一數(shù)據(jù) 邏輯單元 控制器 緩存 工作控制器 寫入 數(shù)據(jù)鏡像 寫請求 多個控制器 數(shù)據(jù)轉(zhuǎn)發(fā) 中控制器 | ||
1.一種存儲陣列中數(shù)據(jù)鏡像方法，其特征在于，所述存儲陣列包括多個控制器，所述方法包括：
第一控制器接收第二寫請求，所述第二寫請求包含待緩存的第二數(shù)據(jù)及第二待寫入邏輯單元的標識；其中所述第二待寫入邏輯單元用于存儲所述第二數(shù)據(jù)；
當所述第一控制器是所述第二待寫入邏輯單元的工作控制器時，所述第一控制器緩存所述第二數(shù)據(jù)；
所述第一控制器將所述第二數(shù)據(jù)發(fā)送給第二控制器，以使所述第二控制器緩存所述第二數(shù)據(jù)；
其中，所述第一控制器將所述第二數(shù)據(jù)發(fā)送給第二控制器之前還包括：
所述第一控制器獲取所述存儲陣列中所有控制器在哈希環(huán)上的位置，所述所有控制器在哈希環(huán)上的位置根據(jù)在所述存儲陣列中所有控制器的標識確定；
以所述第一控制器為起點，所述第一控制器從所述哈希環(huán)上沿著順時針方向選取與所述第一控制器相鄰的控制器作為所述第二控制器；
其中所述方法還包括：
當所述第二控制器失效時，以所述第一控制器為起點，所述第一控制器從所述哈希環(huán)上沿著順時針方向選取與所述第一控制器相鄰的控制器作為第四控制器；
所述第一控制器將所述第二數(shù)據(jù)發(fā)送給所述第四控制器，以使所述第四控制器緩存所述第二數(shù)據(jù)；
所述第一控制器向所述存儲陣列中的所有控制器廣播第二消息；所述第二消息用于通知所述所有存儲陣列中的所有控制器緩存所述第二數(shù)據(jù)的控制器的信息；其中，所述第二消息包含有所述第二待寫入邏輯單元的標識和所述第四控制器的標識。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述方法還包括：
所述第一控制器接收第一寫請求，所述第一寫請求包含待緩存的第一數(shù)據(jù)及第一待寫入邏輯單元的標識；其中所述第一待寫入邏輯單元用于存儲所述第一數(shù)據(jù)；
當所述第一控制器不是所述第一待寫入邏輯單元的工作控制器時，則所述第一控制器緩存所述第一數(shù)據(jù)；
所述第一控制器將所述第一數(shù)據(jù)發(fā)送給所述第一待寫入邏輯單元的工作控制器，以使所述第一待寫入邏輯單元的工作控制器緩存所述第一數(shù)據(jù)。
3.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述方法還包括：
當所述第一待寫入邏輯單元的工作控制器失效時，所述第一控制器作為所述第一待寫入邏輯單元的工作控制器，則所述第一控制器從失效的所述第一待寫入邏輯單元的工作控制器以外的其它控制器獲取沒有緩存在所述第一控制器的第三數(shù)據(jù)并且緩存所述第三數(shù)據(jù)，所述第三數(shù)據(jù)為失效的所述第一待寫入邏輯單元的工作控制器緩存的所述第一待寫入邏輯單元中除所述第一數(shù)據(jù)以外的其他數(shù)據(jù)；
以所述第一控制器為起點，所述第一控制器從所述哈希環(huán)上沿著順時針方向選取一個或多個控制器作為第三控制器；
所述第一控制器將所述第三數(shù)據(jù)發(fā)送給所述第三控制器，以使所述第三控制器緩存所述第三數(shù)據(jù)；
所述第一控制器向所述存儲陣列中的所有控制器廣播第一消息；所述第一消息用于通知所述所有存儲陣列中的所有控制器緩存所述第三數(shù)據(jù)的控制器的信息；
其中，所述第一消息包含有所述第一待寫入邏輯單元的標識和所述第三控制器的標識。
4.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述方法還包括：
當所述第一控制器緩存的所述第二數(shù)據(jù)發(fā)生更新時，以所述第二控制器為起點，所述第一控制器從所述哈希環(huán)上中沿著順時針方向選取與所述第二控制器相鄰的控制器作為第五控制器；
所述第一控制器將所述更新后的第二數(shù)據(jù)發(fā)送給所述第五控制器，以使所述第五控制器緩存所述更新后的第二數(shù)據(jù)；
所述第一控制器向所述存儲陣列中的所有控制器廣播第三消息；所述第三消息用于通知所述所有存儲陣列中的所有控制器緩存所述更新后的第二數(shù)據(jù)的控制器的信息；其中，所述第三消息包含有所述第二待寫入邏輯單元的標識和所述第五控制器的標識。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于華為技術(shù)有限公司，未經(jīng)華為技術(shù)有限公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201410698325.1/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
