[發明專利]一種以太網光電介質轉換裝置

有效

• 申請號: 201410697286.3
• 申請日: 2014-11-26
• 公開（公告）號: CN104410505A
• 公開（公告）日: 2015-03-11
• 發明（設計）人: 劉情
• 申請（專利權）人: 北京中科德能科技有限公司
• 主分類號: H04L12/02
• 分類號: H04L12/02
• 代理公司: 北京超凡志成知識產權代理事務所(普通合伙) 11371
• 代理人: 欒波

技術領域

本發明涉及互聯網領域，具體而言，涉及一種以太網光電介質轉換裝置。

背景技術

相關技術中提供了一種以太網光電轉換器，包括以太網交換機芯片，并且該交換機芯片包括2個端口，其一個端口為電口，該電口經網絡變壓器連接至RJ45接口，用以連接雙絞線(俗稱網線)，且該電口支持1000Base-T(X)或者100Base-T(X)；其另一個端口為光口，支持1000Base-X或者100Base-FX，直接連接光器件；具體的，在該以太網光電轉換器進行工作過程中，其通過電口接收電信號，并將該電信號轉換為光接口電平信號并與光器件互聯，從而實現了以太網光電介質轉換。

但是，交換機芯片本身的定位不是用來做傳輸介質轉換的，其是用來做數據轉發、路由等功能的，使其做傳輸介質成本較高，并且，交換機芯片本身的存儲轉發機制，限制了其只有收取到整個幀之后才開始轉發進程，并帶有CRC校驗，故使得其網絡傳輸的延時大，無法很好的滿足用戶的需求。

發明內容

本發明的目的在于提供一種以太網光電介質轉換裝置，以減少投入成本，并且降低傳輸的延時速度。

第一方面，本發明實施例提供了本發明提供了一種以太網光電介質轉換裝置，包括：控制電路和用于實現光電轉換的轉換電路；轉換電路包括：第一PHY芯片和第二PHY芯片；其中，第一PHY芯片和第二PHY芯片上均設置有傳輸接口；

控制模塊，用于配置第一PHY芯片和第二PHY芯片的傳輸接口的工作模式，并將第一PHY芯片的傳輸接口配置為光口模式以及將第二PHY芯片的傳輸接口配置為電口模式；

第一PHY芯片與第二PHY芯片互聯，用于接收與其自身電連接的光器件發送的光信號，并將光信號通過控制模塊配置好的光口模式傳輸接口將接收到的信號發送至第二PHY芯片，以便第二PHY芯片將接收到的信號發送至與其自身電連接的網口中；

第二PHY芯片，用于接收與其自身電連接的網口發送的電信號，并將電信號通過控制模塊配置好的電口模式傳輸接口將電信號發送至第一PHY芯片，以便第一PHY芯片將電信號發送至與其自身電連接的光器件中。

結合第一方面的第一種可能的實施方式，本發明實施例提供了第一方面的第二種可能的實施方式，其中，該以太網光電介質轉換裝置中，控制電路為微處理器或者阻容電路；傳輸接口為RMII接口或MII接口。

結合第一方面的第二種可能的實施方式，本發明實施例提供了第一方面的第三種可能的實施方式，其中，該以太網光電介質轉換裝置中，微處理器包括：控制模塊和分別與控制模塊電連接的PB4管腳、PB2管腳和PB0管腳；

第一PHY芯片和第二PHY芯片均包括：COL_O管腳、MDC_I管腳和MDIO_IO管腳；

PB4管腳分別與兩個COL_O管腳電連接，用于接收控制模塊發送的設置指令，并將設置指令發送至COL_O管腳，用以對兩個COL_O管腳的電平進行設置，用以配置第一PHY芯片和第二PHY芯片的傳輸接口的工作模式；

PB0管腳分別與兩個MDC_I管腳電連接，PB2管腳分別與兩個MDIO_IO管腳電連接，用于實現控制模塊與第一PHY芯片之間及控制模塊與第二PHY芯片之間的數據傳輸。

結合第一方面的第三種可能的實施方式，本發明實施例提供了第一方面的第四種可能的實施方式，其中，該以太網光電介質轉換裝置中，微處理器還包括：分別與控制模塊電連接的PB3_IP管腳和PB1管腳、VDD管腳和GND管腳；

第一PHY芯片還包括RXER_O管腳；第一PHY芯片和第二PHY芯片均包括RESET管腳；

PB3_IP管腳與RXER_O管腳電連接，用于接收控制模塊發送的監測控制指令，并根據監測控制指令監測第一PHY芯片和第二PHY芯片的工作狀態，并在接收到RXER_O管腳發送的錯誤信號時，將錯誤信號發送至控制模塊，以便控制模塊根據錯誤信號生成復位控制指令；

PB1管腳分別與兩個RESET管腳電連接，用于接收控制模塊發送的復位控制指令，并根據復位控制指令控制第一PHY芯片和第二PHY芯片的恢復到起始狀態；

控制模塊通過VDD管腳與電源電連接；控制模塊通過GND管腳接地線。

結合第一方面的第一種可能的實施方式，本發明實施例提供了第一方面的第五種可能的實施方式，其中，該以太網光電介質轉換裝置中，阻容電路包括：連接在電源和COL_O管腳之間的電阻R2；電阻R2用于對兩個COL_O管腳的電平進行設置，用以配置第一PHY芯片和第二PHY芯片的傳輸接口的工作模式。