[發明專利]半導體元件的制作以及檢測方法

在審

• 申請號: 201410697104.2
• 申請日: 2014-11-27
• 公開（公告）號: CN105590876A
• 公開（公告）日: 2016-05-18
• 發明（設計）人: 林志峰;車行遠
• 申請（專利權）人: 力晶科技股份有限公司
• 主分類號: H01L21/66
• 分類號: H01L21/66
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

1.一種半導體元件的制作以及檢測方法，包括：

提供一半導體基板，其包括一元件區域和一周邊區域；

在該元件區域內的該半導體基板上形成一第一幾何單元；

在該周邊區域的該半導體基板上形成多個第二幾何單元，其中各該第二 幾何單元的臨界尺寸(criticaldimension)相等于該第一幾何單元的臨界尺寸；

全面沉積一介電層，以同時覆蓋住該第一幾何單元和各該第二幾何單 元；

在該介電層上形成一焊接墊，其中該焊接墊位于該些第二幾何單元的正 上方；以及

對該些第二幾何單元進行一缺陷檢測。

2.如權利要求1所述的半導體元件的制作以及檢測方法，其中該周邊區 域環繞該元件區域。

3.如權利要求1所述的半導體元件的制作以及檢測方法，其中該第一幾 何單元和各該第二幾何單元分別包括多個次幾何單元。

4.如權利要求3所述的半導體元件的制作以及檢測方法，其中各該次幾 何單元間具有一分離區域，且各該分離區域的尺寸對應至該臨界尺寸。

5.如權利要求1所述的半導體元件的制作以及檢測方法，其中該第一幾 何單元的外觀輪廓相同于各該第二幾何單元的外觀輪廓。

6.如權利要求1所述的半導體元件的制作以及檢測方法，其中形成該第 一幾何單元以及各該第二幾何單元步驟包括：

依序在該半導體基板上沉積一氧化層、一導電層以及一蓋層；以及

進行一蝕刻制作工藝，以依序圖案化該蓋層、該導電層以及該氧化層。

7.如權利要求6所述的半導體元件的制作以及檢測方法，其中在形成該 第一幾何單元以及各該第二幾何單元時，會同時于該半導體基板上形成一蝕 刻殘留物。

8.如權利要求6所述的半導體元件的制作以及檢測方法，其中該蝕刻殘 留物會被該介電層覆蓋。

9.如權利要求6所述的半導體元件的制作以及檢測方法，其中該第一幾 何單元為一柵極結構。

10.如權利要求1所述的半導體元件的制作以及檢測方法，還包括：

在該第一幾何單元的覆蓋下施行一離子注入制作工藝，以于該半導體基 板內形成多個摻雜區。

11.如權利要求1所述的半導體元件的制作以及檢測方法，其中各該第 二幾何單元處于電浮置狀態。

12.如權利要求1所述的半導體元件的制作以及檢測方法，在形成該介 電層前，還包括施行一檢測步驟，以判斷各該第二幾何單元的圖案輪廓是否 位于制作工藝容許值內。

13.如權利要求1所述的半導體元件的制作以及檢測方法，其中該周邊 區包括一塊狀區域，該些第二幾何單元周期性排列于該塊狀區域內。

14.如權利要求1所述的半導體元件的制作以及檢測方法，還包括：

在該半導體基板上形成一淺溝槽絕緣結構；以及

在該淺溝槽絕緣結構上形成該些第二幾何單元。

15.如權利要求1所述的半導體元件的制作以及檢測方法，還包括一環 繞該周邊區域的切割道。