[發明專利]基于CVQKD系統的FPGA數據同步采集方法

有效

• 申請號: 201410692098.1
• 申請日: 2014-11-25
• 公開（公告）號: CN104410598B
• 公開（公告）日: 2017-10-31
• 發明（設計）人: 方雙紅;曾貴華;彭進業;黃鵬;曹正文;汪超;唐文哲
• 申請（專利權）人: 上海交通大學
• 主分類號: H04L27/26
• 分類號: H04L27/26
• 代理公司: 上海漢聲知識產權代理有限公司31236
• 代理人: 郭國中

技術領域

本發明涉及接收數據處理技術，涉及一種FPGA數據同步采集方法，尤其是一項基于高速連續變量量子密鑰分發(CVQKD)系統而設計的接收數據處理技術。

背景技術

連續變量量子密鑰分發是有別于傳統通信的一項技術，其主要利用測不準原理和量子態不可克隆定理來實現通信的無條件安全。相比于離散變量量子密鑰分發技術，連續變量量子密鑰分發因其具有更高的通信速率而吸引了許多科研人員參與研究。

連續變量量子密鑰分發系統主要包含發送端(Alice端)，光路，接收端(Bob端)，時鐘控制四部分。Alice端可以通過驅動程序來控制FPGA對數據的高斯調制，解調等操作，而Bob端主要是完成對數據的接收以及一些后處理操作。數據接收是密鑰分發系統控制模塊中非常重要的一個環節，設計一種高效且穩定的數據同步采集方法顯得尤為重要。

發明內容

針對現有技術中的缺陷，本發明的目的是提供一種基于CVQKD系統的FPGA數據同步采集方法，基于高速連續變量量子密鑰分發(CVQKD)系統而設計，其中，連續變量量子密鑰分發技術因其具有物理上無條件安全等優點而成為通信技術的一個重要分支，而作為底層的硬件實現，FPGA因其具有速度快，應用靈活等優點而成為高速系統控制模塊中非常重要的一部分。

根據本發明提供的一種基于CVQKD系統的FPGA數據同步采集方法，包括如下步驟：

步驟1：由時鐘板卡產生兩路時鐘信號，其中的一路時鐘信號直接傳給發送端FPGA板卡，其中的另一路時鐘信號經光路傳給接收端FPGA板卡，使得發送端FPGA板卡與接收端FPGA板卡時鐘同步；

步驟2：接收端FPGA板卡ADC以發送端FPGA板卡DAC的M倍頻進行峰值采樣，以 確定采用峰值點位置并采樣輸出，接收端FPGA板卡ADC采樣輸出數據率和發送端FPGA板卡DAC的輸出數據率一樣；其中，M為大于等于2的整數；

步驟3：接收端FPGA板卡根據發送端FPGA板卡構造的數據格式在位同步段進行位單元搜索，以進行位同步；

步驟4：接收端FPGA板卡根據發送端FPGA板卡構造的數據格式尋找幀同步段，進行幀同步，來作為判定通信數據接收的開始；

其中，所述發送端FPGA板卡構造的數據格式，由依次的位同步段、幀同步段以及通信數據三部分組成，位同步段由多個位單元構成，位單元由依次的多個交替和多個平坡組成，幀同步段由多個交替組成；

其中，所述交替是指具有電壓差值為V的一個階梯，所述平坡是指具有連續恒定等幅的某一電平V_ω

優選地，所述步驟1，具體地：

發送端FPGA板卡與接收端FPGA板卡是同源的，以確保數據的同步接收；

所述另一路時鐘信號從發送端FPGA板卡輸出，經發送端的光電轉換器由電信號轉換成光信號，經過光纖到達接收端，然后經接收端的光電轉換器由光信號轉換成電信號傳給接收端的FPGA板卡做時鐘同步信號。

優選地，在發送端FPGA板卡構造的數據格式中：

位單元由256個交替和256個平坡組成，在位同步段內位單元重復1024次；

位單元搜索從當前組數據的第一個位單元開始，直到當前組數據的最后一個位單元，若尋找到一次位單元，即位同步成功，否則位同步失??；

位同步成功則進入步驟4進行幀同步段尋找，否則取消當前組通信數據的接收，進入下一組通信數據的位同步。

優選地，交替的差值可以設置，若V1代表高電平，V2代表低電平,則V1-V2>α時才認為是一個交替,其中α為預先設置的閾值。

優選地，在發送端FPGA板卡構造的數據格式中：

幀同步段由512個交替組成；

幀同步段尋找成功則進入當前組通信數據的接收，否則取消當前組通信數據的接收，進入下一組通信數據的位同步和幀同步。

優選地，為了提高幀同步的成功率，預先設置一個K值，即每次搜索到512*K個交替則判定為幀同步段尋找成功，其中0.5<K<1。

優選地，K取值為0.75。

優選地，M取值為10。

優選地，所述峰值采樣為采集數據脈沖的峰值，統計并記錄采樣峰值點位置，其中，采樣峰值點位置通過統計的結果確定，即統計每個脈沖的峰值點出現在M個位置點上的哪個位置點，然后將M個位置點中出現峰值點最多的位置點或出現峰值點最多的位置點之一，確定為采樣峰值點位置。