[發明專利]形成于晶圓上的修調單元

有效

• 申請號: 201410691729.8
• 申請日: 2014-11-25
• 公開（公告）號: CN104409436A
• 公開（公告）日: 2015-03-11
• 發明（設計）人: 王釗
• 申請（專利權）人: 無錫中星微電子有限公司
• 主分類號: H01L23/488
• 分類號: H01L23/488;H01L23/525
• 代理公司: 無錫互維知識產權代理有限公司 32236
• 代理人: 龐聰雅

【技術領域】

本發明涉及半導體技術領域，特別涉及一種形成于晶圓上的修調單元。

【背景技術】

目前經常采用金屬熔絲作為修調單元。通過其未熔斷和熔斷來表示數字的邏輯“0”和邏輯“1”。每一個修調單元表示一個二進制數據，多個修調單元可以表示多位二進制數據。利用這些二進制數據可以對模擬電路的一些模擬量進行改變。例如，通過測量修調前的參考電壓的電壓值，可以計算需要熔斷那些修調單元來實現參考電壓準確。一般通過在熔絲兩端加電壓產生較大電流來熔斷熔絲。由于所加電流通常很大，超過幾百毫安，熔絲汽化時容易撐裂熔絲下部的絕緣層，導致與襯底短路，這樣芯片可能失效。此原因會導致一定的良率損失，為了提高芯片良率有必要對現有金屬熔絲結構進行改進，減少不良率。

因此需要提出一種改進方案來克服現有技術中存在的問題。

【發明內容】

本發明的目的在于提供一種修調單元，其在被熔斷時不容易與晶圓的襯底短路，提高了芯片的良率。

為了解決上述問題，本發明提供一種形成于晶圓上的修調單元，其包括：第一墊片；第二墊片；連接于第一墊片和第二墊片之間的熔絲體，所述熔絲體包括與第一墊片相連的第一導引部、與第二墊片相連的第二導引部和連接于第一導引部和第二導引部之間的熔絲部，每個導引部的寬度均由墊片到熔絲部逐漸變窄，而熔絲部的寬度小于等于所述導引部最窄部分的寬度；位于所述熔絲部下方的襯墊結構區，該襯墊結構區包括在晶圓上形成于不同高度的多個層，襯墊結構區的每個層包括有多個間隔的格子區以及填充于格子區之間的絕緣區，襯墊結構區的不同層的格子區的材質不同。

進一步的，第一墊片、第二墊片、熔絲體由位于在晶圓上的金屬層形成。

進一步的，襯墊結構區的每個層為第一多晶硅層、第二多晶硅層、第一墊片所在金屬層的下層金屬層中的一個，相應的，襯墊結構區的每個層的格子區的材質為第一多晶硅、第二多晶硅、金屬中的一種。

進一步的，第一墊片所在金屬層為位于晶圓上的頂層金屬層，襯墊結構區的不同層中的格子區在所述晶圓表面上的投影互不重疊。

進一步的，襯墊結構區的每個層的格子區在所述晶圓表面上的投影形狀為方形、三角形、五邊形或六邊形中的一個。

進一步的，襯墊結構區在所述晶圓表面上的投影區域包含所述熔絲部和部分導引部在所述晶圓表面上的投影區域。

進一步的，襯墊結構區的每個層的每個格子區的電位是懸浮的。

進一步的，在所述修調單元需要被熔斷時，將第一個探針與第一墊片接觸，將第二個探針與第二墊片接觸，在兩個探針之間施加一預定電壓，此時在熔絲部形成的電流使得該熔絲部熔斷。第一墊片與所述晶圓上的電源端或一個器件中的一個連接端相連，第二墊片與所述晶圓上的另一個電源端或另一個器件中的一個連接端相連。所述器件為電阻。

與現有技術相比，本發明中的修調單元具有位于所述熔絲部下方的襯墊結構區，該襯墊結構區有助于形成阻擋層于襯底和修調單元的熔絲部之間，這樣可以防止修調單元與晶圓的襯底短路，提高芯片的良率。

【附圖說明】

為了更清楚地說明本發明實施例的技術方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動性的前提下，還可以根據這些附圖獲得其它的附圖。其中：

圖1為本發明中的修調單元在一個實施例中的結構圖；

圖2為本發明中的修調單元在一個實施例中的熔絲體部分的俯視局部放大示意圖。

【具體實施方式】

為使本發明的上述目的、特征和優點能夠更加明顯易懂，下面結合附圖和具體實施方式對本發明作進一步詳細的說明。

此處所稱的“一個實施例”或“實施例”是指可包含于本發明至少一個實現方式中的特定特征、結構或特性。在本說明書中不同地方出現的“在一個實施例中”并非均指同一個實施例，也不是單獨的或選擇性的與其他實施例互相排斥的實施例。除非特別說明，本文中的連接、相連、相接的表示電性連接的詞均表示直接或間接電性相連。

圖1描述了本發明中的修調單元100在一個實施例中的結構圖。所述修調單元100形成于晶圓上，所述修調單元包括第一墊片PAD1、第二墊片PAD2、連接于第一墊片PAD1和第二墊片PAD2之間的熔絲體。