[發明專利]鰭式場效應晶體管半導體裝置及其制造方法

有效

• 申請號: 201410691214.8
• 申請日: 2014-11-26
• 公開（公告）號: CN104835844B
• 公開（公告）日: 2019-10-18
• 發明（設計）人: 馬克·S·羅德爾;博納·J·奧布拉多維奇;羅伯特·C·鮑
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/10;H01L29/06;H01L21/336
• 代理公司: 北京銘碩知識產權代理有限公司 11286
• 代理人: 劉燦強;韓芳

提供了鰭式場效應晶體管(finFET)半導體裝置及其形成方法。該finFET半導體裝置可以包括：絕緣層；底部半導體層，位于絕緣層上；溝道鰭，位于底部半導體層上；源區，位于底部半導體層上并與溝道鰭的第一側相鄰；以及漏區，位于底部半導體層上并與溝道鰭的與第一側相對的第二側相鄰。

技術領域

本發明構思的一些實施例總體上涉及一種半導體裝置，更具體地講，涉及一種finFET(鰭式場效應晶體管)半導體裝置及其形成方法。

背景技術

已經開發了絕緣體上鍺(GeOI)finFET(鰭式場效應晶體管)結構，以提高對于pFET和nFET的載流子遷移率，并且降低由于使用直接位于溝道鰭下面的底部絕緣層而導致的子鰭漏電流。然而，純GeOI finFET結構(在整個finFET結構中用100％鍺(Ge)形成)由于與純Ge的小的帶隙相關的帶-帶隧穿(band-to-band tunneling，BTBT)而可能具有增加的截止狀態泄露。一種降低BTBT泄露的方法是將硅(Si)添加到Ge膜，以形成SiGe材料組合物。SiGe材料組合物可以具有增大的帶隙，其可以明顯地降低BTBT泄露。然而，遍及整個GeOIfinFET添加固定百分比的Si會導致溝道遷移率整體比期望的低，因此，使GeOI finFET結構的性能劣化。

現在參照圖1，圖1是示意性地示出傳統GeOI finFET半導體裝置的剖視圖。傳統GeOI finFET半導體裝置100可以包括基底105和設置在基底105上的絕緣層110。傳統GeOIfinFET半導體裝置100也可以包括具有鰭狀的溝道區120。傳統GeOI finFET半導體裝置100可以包括柵極堆疊件150，柵極堆疊件150位于溝道區120的頂表面上并沿鰭的側壁表面向下延伸。可以通過凹進蝕刻除去位于溝道區120的側部上的區域，并且可以在位于溝道區120的相對的側部上的凹進區域中外延再生長源區130和漏區140。源區130和漏區140可以包括比溝道區120高的百分比的Si，以降低BTBT泄露并提高性能。然而，絕緣層110可能不與源區130和漏區140的外延材料晶格匹配。如果凹進蝕刻是對絕緣層110進行的全凹進蝕刻(full recess etch)，則在底部不會存留用作外延再生長Si的百分比更高的SiGe以再填充凹進區域的模板的鰭材料。因此，部分凹進蝕刻可以分別在絕緣層110和源區130之間以及絕緣層110和漏區140之間留下鰭材料的區域160和170。然而，由于鰭材料的區域160和170可以具有比源區130和漏區140低的百分比的Si，所以finFET結構的底部會提供更高的BTBT泄露。

現在參照圖2a和圖2b，圖2a是示意性地示出另一種傳統GeOI finFET半導體裝置的剖視圖，圖2b是沿著圖2a的A-A'線截取的剖視圖。傳統GeOI finFET半導體裝置200可以包括基底205和設置在基底205上的絕緣層210。傳統GeOI finFET半導體裝置200也可以包括具有鰭狀的溝道區220。傳統GeOI finFET半導體裝置200可以包括位于溝道區220的頂表面上并沿鰭的側壁表面向下延伸的柵極堆疊件250。可以在溝道區220的相對側上圍繞鰭外延生長源區230和漏區240。源區230和漏區240可以包括比溝道區220高的百分比的Si，以降低BTBT泄露并提高性能。然而，由于源區230和漏區240生長所圍繞的鰭材料的區域可以具有比源區230和漏區240低的百分比的Si，所以finFET結構的底部或者基本上整個finFET結構會提供更高的BTBT泄露。

發明內容