[發(fā)明專利]具有統(tǒng)一標(biāo)簽和片化數(shù)據(jù)的高速緩沖存儲器

有效

• 申請?zhí)枺?/td>: 201410686730.1
• 申請日: 2014-11-25
• 公開（公告）號: CN104407989B
• 公開（公告）日: 2019-02-12
• 發(fā)明（設(shè)計）人: 趙博;陳忠民;賴瑾
• 申請（專利權(quán)）人: 上海兆芯集成電路有限公司
• 主分類號: G06F12/0811
• 分類號: G06F12/0811;G06F12/0871;G06F12/02
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 王珊珊

高速緩沖存儲器被處理器的N個核共享。高速緩沖存儲器包括統(tǒng)一標(biāo)簽部分和被劃分成N個數(shù)據(jù)片的片化數(shù)據(jù)部分。N個數(shù)據(jù)片中的每個數(shù)據(jù)片對于N個核中的各自一個是物理上本地的并且對于其它N?1個核是物理上遠程的。N是大于一的整數(shù)。對于N個核中的每個核，高速緩沖存儲器將由所述核引起的分配偏向于核的物理上本地的片。所述物理上本地的片是N個數(shù)據(jù)片中的一個并且對于所述核是物理上本地的。

技術(shù)領(lǐng)域

本發(fā)明涉及高速緩沖存儲器、用于高速緩沖存儲器的方法以及包括高速緩沖存儲器的處理器，并且更具體地，涉及由N個核共享的包括統(tǒng)一標(biāo)簽和片化數(shù)據(jù)的高速緩沖存儲器、用于高速緩沖存儲器的方法以及包括高速緩沖存儲器的處理器。

背景技術(shù)

在當(dāng)前的具有高速緩沖存儲器(cache memory)的多核處理器的設(shè)計中，如何保持高速緩沖一致性(cache coherency)和存儲器連貫性(consistency)是必須解決的問題。一些實現(xiàn)方式使用共享總線，而另一些使用共享末級高速緩沖(shared last level cache，shared LLC)。一般，共享LLC用在要求高存儲器性能的應(yīng)用中，其中LLC可以是級2或級3高速緩沖存儲器。流水線的延時和吞吐量是衡量共享LLC的性能的重要指標(biāo)。在保持吞吐量高的同時減少延時是合意的。

發(fā)明內(nèi)容

在一個方面中，本發(fā)明提供一種由N個核共享的高速緩沖存儲器。所述高速緩沖存儲器包括統(tǒng)一標(biāo)簽部分和片化(sliced)數(shù)據(jù)部分，其中片化數(shù)據(jù)部分被劃分成N個數(shù)據(jù)片(slice)。N個數(shù)據(jù)片中的每個數(shù)據(jù)片對于N個核中的各自一個是物理上本地的并且對于其它N-1個核物理上遠程的，其中N是大于一的整數(shù)。對于N個核中的每個核，高速緩沖存儲器將由核引起的分配偏向于核的物理上本地的片，其中，物理上本地的片是N個數(shù)據(jù)片中的一個并且對于核是物理上本地的。

在另一個方面，本發(fā)明提供一種用于由N個核共享的高速緩沖存儲器的方法，所述高速緩沖存儲器包括統(tǒng)一標(biāo)簽部分和被劃分成N個數(shù)據(jù)片的片化數(shù)據(jù)部分，其中，N個數(shù)據(jù)片中的每個數(shù)據(jù)片對于N個核中的各自一個是物理上本地的并且對于其它N-1個核是物理上遠程的，其中N是大于一的整數(shù)。所述方法包括響應(yīng)于來自N個核中的核的對來自高速緩沖存儲器的數(shù)據(jù)的請求，首先存取統(tǒng)一標(biāo)簽部分以確定所述請求的地址是否在統(tǒng)一標(biāo)簽部分中命中，如果所述請求的地址在統(tǒng)一標(biāo)簽部分中命中，則隨后存取N個數(shù)據(jù)片中的一個，并且將來自N個數(shù)據(jù)片中的被存取的一個的數(shù)據(jù)返回到核，該步驟具有存取延時，當(dāng)N個數(shù)據(jù)片中的被存取的一個數(shù)據(jù)片是N個數(shù)據(jù)片中對于核是物理上本地的一個數(shù)據(jù)片時的存取延時比當(dāng)N個數(shù)據(jù)片中被存取的一個數(shù)據(jù)片是N個數(shù)據(jù)片中對核是物理上遠程的一個數(shù)據(jù)片時的存取延時更小。

在又一個方面中，本發(fā)明提供一種處理器。所述處理器包括N個核，其中，N是大于一的整數(shù)。處理器還包括被集合相聯(lián)地(set-associatively)布置為M路的高速緩沖存儲器。M是至少與N一樣大的整數(shù)。N個核共享高速緩沖存儲器。高速緩沖存儲器包括維持N個核之間的數(shù)據(jù)一致性的統(tǒng)一標(biāo)簽部分。對于M路中的每路和N個核中的每個核，路提供數(shù)據(jù)給核時有相關(guān)延時，其中，相關(guān)延時在M路和N個核的不同組合之間變化。對于N個核中的每個核，高速緩沖存儲器將關(guān)于核的分配偏向于M路中提供數(shù)據(jù)給核的相關(guān)延時最低的路。

附圖說明

圖1是圖示多核處理器的方框圖。

圖2是圖示圖1的UTSD LLC 106的方框圖。

圖3是圖示統(tǒng)一標(biāo)簽部分中的條目的方框圖。

圖4是圖示圖1的UTSD LLC的替換信息的方框圖。

圖5是更詳細地圖示包括其活動監(jiān)視器的圖1的UTSD LLC的方框圖。

圖6是圖示圖1的處理器存取UTSD LLC的操作的流程圖。

圖7是圖示圖2的UTSD LLC的分派隊列的操作的流程圖。