[發明專利]一種基于DMA的變長數據采集方法在審
| 申請號: | 201410686520.2 | 申請日: | 2014-11-26 |
| 公開(公告)號: | CN104408813A | 公開(公告)日: | 2015-03-11 |
| 發明(設計)人: | 黎波里;沈瑞 | 申請(專利權)人: | 深圳怡化電腦股份有限公司;深圳市怡化時代科技有限公司;深圳市怡化金融智能研究院 |
| 主分類號: | G07D7/20 | 分類號: | G07D7/20;G07D7/04;G06F13/28 |
| 代理公司: | 暫無信息 | 代理人: | 暫無信息 |
| 地址: | 518000 廣東省深圳市福*** | 國省代碼: | 廣東;44 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 基于 dma 變長 數據 采集 方法 | ||
技術領域
本發明公開一種變長數據采集方法,特別是一種應用在ATM或CRS的驗鈔器模塊中,可根據驗鈔器過鈔情況動態調整所需要的鈔票采集數據量的基于DMA的變長數據采集方法。
背景技術
ATM機(又稱為ATM自動取款機),即Automatic?Teller?Machine?的縮寫,意為自動柜員機。ATM的功能主要包括:現金取款、現金存款、余額查詢、自助繳費、本行或異行轉賬、修改密碼等基本功能;有些多功能ATM還提供諸如存折打印、對賬單打印、支票存款、信封存款、繳費、充值等一系列便捷服務。CRS機是一款既能取款又能存款還能實現現金循環的新型自動柜員機,在一臺機上便可完成存款、取款、轉賬、繳費、查詢和修改密碼等多項業務。ATM或CRS在工作時,通常會對鈔票具有真假識別功能,當發送方所要發送的數據不是固定大小時,接收數據將出現數據錯亂;當接收紙幣的長、寬偏小時,會導致出現大量冗余數據。而且當紙幣間距過小導致下張紙幣的有效數據出現在上一張紙幣數據中的問題。
DMA(Direct?Memory?Access,直接內存存取)是所有現代電腦的重要特色,它允許不同速度的硬件裝置來溝通,而不需要依賴于?CPU?的大量中斷負載。否則,CPU?需要從來源把每一片段的資料復制到暫存器,然后把它們再次寫回到新的地方。在這個時間中,CPU?對于其他的工作來說就無法使用。DMA使用行和窗的方式描述數據,一行由若干字節組成,一窗由若干行組成,一次DMA完成接收一窗的數據。每行的大小可配置,如果接收的是圖像數據則可設置為一行圖像數據的大小。行中斷和窗中斷表示DMA寫滿一行或者一窗數據時會產生中斷通知CPU來處理數據。
發明內容
針對上述提到的現有技術中的鈔票真偽識別時數據量過大的缺點,本發明提出一種根據紙幣狀態動態調整紙幣采集數據量的數據采集方法,其可以根據紙幣的實際長、寬,動態調整紙幣采集數據量,實現動態的配置DMA實現數據的變長采集,在滿足變長采集的前提下充分考慮了減少系統負載,只用兩次DMA就能完成一張鈔票數據的采集,達到降低系統負載的目的。
本發明解決技術問題采用的技術方案是:一種基于DMA的變長數據采集方法,該方法為將實際鈔票數據分成兩次DMA,第一次DMA長度根據最大鈔票數據的1/2設置,第二次DMA長度根據第一次DMA接收到的鈔票數據計算得出。?
本發明采用的技術方案進一步還包括:
所述的最大鈔票數據由驗鈔器中圖像傳感器與紅外傳感器之間的間距計算得出。
所述的第二次DMA長度為實際鈔票數據長度減去第一次DMA的長度。
所述的方法的步驟為:
步驟S1:首先打開行中斷,配置一個定長的DMA;
步驟S2:鈔票數據發送方在發送的第一行數據中寫入鈔票間距信息;
步驟S3:接收方DMA將第一行數據寫入后觸發行中斷,此時,判斷是否為第一行數據,如果是則在中斷處理程序中將鈔票信息解析出來,計算出該張鈔票數據的大小,否則直接返回;
步驟S4:當第一個DMA完成后會觸發窗中斷,觸發窗中斷時判斷是否第一次DMA,如果是則在中斷處理程序中根據鈔票數據的大小計算出第二次DMA的大小配置第二次DMA,如果不是則說明一張鈔票數據寫入完成,此時配置一次定長的DMA準備接收下一張鈔票數據。
所述的步驟S1中配置的DMA接收數據的長度為最大鈔票數據的1/2。
所述的步驟S4中第二次DMA接收數據的長度為該張鈔票數據長度減去第一次DMA的長度。
本發明達到的技術效果是:本發明的設計方案簡單,其能保證采集信息的完整性以及穩定正確性,在機械傳動部分過鈔不均勻導致鈔票間距過小時仍能保證采集信息的完整性,并通過適當調節發送數據量的大小降低系統運算負載。?
下面將結合附圖和具體實施方式對本發明做進一步說明。
附圖說明
圖1為本發明原理示意圖。
圖2為本發明系統流程示意圖。
圖3為本發明行中斷流程示意圖。
圖4為本發明窗中斷流程示意圖。
具體實施方式
本實施例為本發明優選實施方式,其他凡其原理與基本結構與本實施例相同或近似者,均屬于本發明保護范圍。
請結合參看附圖1至附圖4,本發明主要應用于ATM或CRS中的FPGA向DSP發送數據中,其處理過程主要在DSP中實現,本發明包括下述步驟:?
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于深圳怡化電腦股份有限公司;深圳市怡化時代科技有限公司;深圳市怡化金融智能研究院,未經深圳怡化電腦股份有限公司;深圳市怡化時代科技有限公司;深圳市怡化金融智能研究院許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201410686520.2/2.html,轉載請聲明來源鉆瓜專利網。
- 數據顯示系統、數據中繼設備、數據中繼方法、數據系統、接收設備和數據讀取方法
- 數據記錄方法、數據記錄裝置、數據記錄媒體、數據重播方法和數據重播裝置
- 數據發送方法、數據發送系統、數據發送裝置以及數據結構
- 數據顯示系統、數據中繼設備、數據中繼方法及數據系統
- 數據嵌入裝置、數據嵌入方法、數據提取裝置及數據提取方法
- 數據管理裝置、數據編輯裝置、數據閱覽裝置、數據管理方法、數據編輯方法以及數據閱覽方法
- 數據發送和數據接收設備、數據發送和數據接收方法
- 數據發送裝置、數據接收裝置、數據收發系統、數據發送方法、數據接收方法和數據收發方法
- 數據發送方法、數據再現方法、數據發送裝置及數據再現裝置
- 數據發送方法、數據再現方法、數據發送裝置及數據再現裝置





