[發(fā)明專利]一種應(yīng)用于高速接口的阻抗校正電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201410677095.0
• 申請(qǐng)日: 2014-11-21
• 公開（公告）號(hào): CN104467802B
• 公開（公告）日: 2017-12-19
• 發(fā)明（設(shè)計(jì)）人: 張鋒;姚穆
• 申請(qǐng)（專利權(quán)）人: 中國科學(xué)院微電子研究所
• 主分類號(hào): H03K19/0175
• 分類號(hào): H03K19/0175;H03H7/38
• 代理公司: 中科專利商標(biāo)代理有限責(zé)任公司11021
• 代理人: 任巖

1.一種應(yīng)用于高速接口的阻抗校正電路，其特征在于，該阻抗校正電路具有自動(dòng)校正模式和手動(dòng)校正模式兩種工作模式，包括數(shù)字邏輯電路部分和模擬比較電路部分，其中：

模擬比較電路部分包括電阻陣列電路和電壓比較器，電阻陣列電路根據(jù)接收自數(shù)字邏輯電路部分輸出的數(shù)字控制碼值，控制自身串聯(lián)于每條電阻支路中開關(guān)的斷開和閉合；

電壓比較器將比較結(jié)果輸送到數(shù)字邏輯電路部分，使數(shù)字邏輯電路部分和模擬比較電路部分在自動(dòng)校正模式下構(gòu)成一個(gè)反饋回路，逐漸實(shí)現(xiàn)阻抗匹配；

在手動(dòng)校正模式下，通過向模擬比較電路部分中的電阻陣列電路多次手動(dòng)輸入控制碼值，調(diào)節(jié)模擬比較電路部分中電阻陣列電路的電阻總值，實(shí)現(xiàn)阻抗匹配；其中，所述電阻陣列電路由47條電阻支路并聯(lián)而成，每條電阻支路均由一個(gè)電阻和一個(gè)開關(guān)串聯(lián)而成，其中有46條電阻支路中的電阻為3400歐姆，這46條電阻支路中的22條電阻支路中的開關(guān)始終處于閉合狀態(tài)，即這22條電阻支路始終并聯(lián)到總電阻中，其余24條電阻支路為可控電阻支路，這24條電阻支路中的開關(guān)由數(shù)字邏輯電路部分控制；另外一條電阻支路中的電阻為6800歐姆。

2.根據(jù)權(quán)利要求1所述的應(yīng)用于高速接口的阻抗校正電路，其特征在于，所述電壓比較器有兩個(gè)輸入端，一端接固定的參考電壓Vref＝0.3V，另一端接逐漸變化的電壓Vchange，該逐漸變化的電壓Vchange由電阻陣列電路的總阻值決定。

3.根據(jù)權(quán)利要求1所述的應(yīng)用于高速接口的阻抗校正電路，其特征在于，所述數(shù)字邏輯電路部分包括主模塊和子模塊兩部分，二者均用于控制自動(dòng)校正模式；在手動(dòng)校正模式時(shí)，數(shù)字邏輯電路部分直接為模擬比較電路部分中的電阻陣列電路賦值，控制電阻陣列電路中各電阻支路的并入和斷開。

4.根據(jù)權(quán)利要求3所述的應(yīng)用于高速接口的阻抗校正電路，其特征在于，所述數(shù)字邏輯電路部分的主模塊，用于定義一個(gè)25種狀態(tài)的狀態(tài)機(jī)，對(duì)應(yīng)于電阻陣列電路中并聯(lián)的24條可控電阻支路，對(duì)電阻陣列電路進(jìn)行自動(dòng)校正的測(cè)試，每次狀態(tài)轉(zhuǎn)換將測(cè)試值ENC保存到變量ENC_REG中，待測(cè)試結(jié)束后，將變量ENC_REG的值賦給變量IMENC，來控制電阻陣列電路中各支路的開關(guān)， 在自動(dòng)校正模式下，狀態(tài)機(jī)的轉(zhuǎn)換由電壓比較器的輸出信號(hào)UD_P控制。

5.根據(jù)權(quán)利要求3所述的應(yīng)用于高速接口的阻抗校正電路，其特征在于，所述數(shù)字邏輯電路部分的子模塊，用于定義另一個(gè)狀態(tài)機(jī)，該狀態(tài)機(jī)是用于控制阻值為6800歐姆的電阻的并入與斷開，以及生成自動(dòng)校正完成標(biāo)志Complete，其中阻值為6800歐姆的電阻為第47電阻。

6.根據(jù)權(quán)利要求3所述的應(yīng)用于高速接口的阻抗校正電路，其特征在于，所述電壓比較器輸出值UD_P狀態(tài)為“1”時(shí)，是初始START狀態(tài)；當(dāng)出現(xiàn)“0”時(shí)，進(jìn)入S1狀態(tài)，在S1狀態(tài)，如果UD_P為“1”，那么就已經(jīng)出現(xiàn)了“101”，這時(shí)自動(dòng)校正完成；如果UD_P為0，這時(shí)出現(xiàn)了“100”，則第47個(gè)電阻上的開關(guān)打開，電阻并聯(lián)到總電阻中，同時(shí)回到START狀態(tài)；在100之后出現(xiàn)“101”的情況，這時(shí)自動(dòng)校正完成。

7.根據(jù)權(quán)利要求3所述的應(yīng)用于高速接口的阻抗校正電路，其特征在于，在手動(dòng)校正模式下，不使用狀態(tài)機(jī)，直接賦值給模擬比較電路部分中的電阻陣列電路，并且不需要經(jīng)過測(cè)試模塊測(cè)試，直接對(duì)變量IMENC賦值；手動(dòng)校正由外部輸入信號(hào)Ex_state＜4:0＞控制，相當(dāng)于將外部的5位信號(hào)編碼為24位信號(hào)，控制電阻陣列電路可控支路中開關(guān)的閉合和斷開；每次賦值，校正完成標(biāo)志Complete都置位為“1”。

8.根據(jù)權(quán)利要求3所述的應(yīng)用于高速接口的阻抗校正電路，其特征在于，在復(fù)位和校正過程中，給變量IMENC賦初值24h000fff，保證電阻值在100歐左右，自動(dòng)校正沒有完成之前，此值不被改寫；自動(dòng)校正完成之后，校正得到的數(shù)字碼值輸入給變量IMENC。

9.根據(jù)權(quán)利要求1所述的應(yīng)用于高速接口的阻抗校正電路，其特征在于，在該阻抗校正電路中加入了使能輸入信號(hào)enable，目的是在有穩(wěn)定的時(shí)鐘之后再自動(dòng)校正，否則不開啟狀態(tài)機(jī)；加入了輸出信號(hào)IMENC_D，對(duì)校正結(jié)果進(jìn)行譯碼，由24位譯碼為5位，便于外部監(jiān)測(cè)；且輸入信號(hào)同步，將復(fù)位信號(hào)rst、使能信號(hào)enable、模式控制標(biāo)志Imp_ctrl、外部輸入信號(hào)Ex_state＜4:0＞信號(hào)同步，防止發(fā)生邊緣錯(cuò)誤的情況。