[發明專利]一種多通道物理接口連接系統及其連接方法在審
| 申請號: | 201410666752.1 | 申請日: | 2014-11-20 |
| 公開(公告)號: | CN104394239A | 公開(公告)日: | 2015-03-04 |
| 發明(設計)人: | 王東 | 申請(專利權)人: | 盛科網絡(蘇州)有限公司 |
| 主分類號: | H04L29/10 | 分類號: | H04L29/10 |
| 代理公司: | 蘇州威世朋知識產權代理事務所(普通合伙) 32235 | 代理人: | 楊林潔 |
| 地址: | 215021 江蘇省蘇州市*** | 國省代碼: | 江蘇;32 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 通道 物理 接口 連接 系統 及其 方法 | ||
技術領域
本發明涉及以太網接口技術,尤其涉及一種多通道物理接口連接系統及其連接方法。
背景技術
IEEE802.3?10G以太網定義了XAUI接口用以擴展74位的XGMII接口,可用于把以太網MAC層與PHY層相連。在大多數典型的以太網MAC層和PHY層相連的應用中,XAUI接口可用來代替或者擴展XGMII接口。
XAUI接口是一種從1000Base-X的PHY層直接發展而來的低針數、自發時鐘串行總線,XAUI接口的速度為1000Base-X的2.5倍,通過調整4根串行線,這種4bit的XAUI接口可以支持10G以太網10倍于吉比以太網的數據吞吐量。XAUI接口使用與1000Base-X同樣的8B/10B傳輸編碼,并通過印刷電路板上的銅線等常用介質提供高質量的完整數據。XAUI接口還包括其他一些優勢:(1)由于采用自發時鐘,所以產生的電磁干擾(EMI)極小;(2)具有強大的多位總線變形補償能力;(3)可實現更遠距離的芯片對芯片的傳輸;(4)具備較強的錯誤檢測和故障隔離功能;(5)功耗低,能夠將XAUI接口輸入/輸出集成到CMOS中等。
圖1描述了XAUI接口典型應用方案,?XGMII接口發送方向,接收方向分別包含四個通道,每個通道包括1bit的控制信號,以及8bit的數據信號。經過XGMII接口擴展子層后(XGXS),將XGMII接口邏輯通道與XAUI接口物理通道一一映射。
不管是MAC層與PHY層互連、MAC層的芯片與PHY層芯片互連,還是通過背板實現MAC層與PHY層互連,四條邏輯通道與物理通道必須一一對應,這使得在系統PCB板以及背板布線有諸多限制及約束。如圖2所示,當PHY層的PIN腳順序與MAC層中的PIN腳順序沒有一一對應時,為了保證PHY層的PIN腳與MAC層中的對應的PIN腳連接,PHY層與MAC層之間的連接線(即物理通道)需要交叉設置,導致信號質量受到影響。
發明內容
本發明的目的之一在于提供一種多通道物理接口連接系統及其連接方法。
為實現上述發明目的之一,本發明一實施方式提供了一種多通道物理接口連接系統,所述連接系統包括MAC層、PHY層以及AUI接口,所述MAC層包括MAC模塊、MII接口、復數個第一PIN腳及至少一組重組模塊,所述MII接口與所述MAC模塊之間設置有復數個邏輯通道;所述復數個第一PIN腳與所述復數個邏輯通道對應設置;所述PHY層包含復數個第二PIN腳;所述AUI接口用于連接所述MAC層及所述PHY層,且用于在所述第一PIN腳及所述第二PIN腳之間形成依次排列的復數個物理通道;其中,所述至少一組重組模塊分別對所述邏輯通道和所述物理通道做重新映射,使得所述邏輯通道與所述物理通道一一對應。
作為本發明一實施方式的進一步改進,所述連接系統包含兩組邏輯通道以及對應的兩組物理通道、兩個重組模塊,所述兩組邏輯通道分別為發送邏輯通道及接收邏輯通道,所述兩組物理通道分別為發送物理通道及接收物理通道,所述兩個重組模塊分別為發送重組模塊及接收重組模塊;
其中,所述發送重組模塊設置于所述發送邏輯通道與所述發送物理通道之間,且所述發送重組模塊用于對所述發送邏輯通道做重新映射;所述接收重組模塊設置于所述接收邏輯通道與所述接收物理通道之間,且所述接收重組模塊用于對所述接收物理通道做重新映射。
作為本發明一實施方式的進一步改進,所述重組模塊包含復數個輸出選擇器。
作為本發明一實施方式的進一步改進,所述MII接口擴展子層后依次包含PCS模塊、PMA模塊及PMD模塊,所述PCS模塊與所述MAC模塊連接,所述PCS模塊包含輸入端及輸出端,所述重組模塊設置于所述輸入端和/或所述輸出端。
作為本發明一實施方式的進一步改進,所述AUI接口為XAUI接口、RXAUI接口、XLAUI接口或CAUI接口。
為實現上述發明目的之一,本發明提供了一種多通道物理接口連接方法,所述方法包括:
提供一MAC模塊;
提供一MII接口;
在所述MII接口與所述MAC模塊之間形成復數個邏輯通道;
形成與所述復數個邏輯通道對應的復數個第一PIN腳;
提供至少一組重組模塊;
提供一PHY層;
在PHY層上形成復數個第二PIN腳;
提供一AUI接口;
利用AUI接口連接所述MAC層及所述PHY層,并在所述第一PIN腳及所述第二PIN腳之間形成依次排列的復數個物理通道;
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于盛科網絡(蘇州)有限公司,未經盛科網絡(蘇州)有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201410666752.1/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種報文發送方法及裝置
- 下一篇:云端管理方法





