[發(fā)明專利]基于LBE總線的1553B總線協(xié)議模塊

在審

• 申請?zhí)枺?/td>: 201410664783.3
• 申請日: 2014-11-20
• 公開（公告）號: CN105224486A
• 公開（公告）日: 2016-01-06
• 發(fā)明（設(shè)計）人: 董方程;張凱;寧立革
• 申請（專利權(quán)）人: 天津市英貝特航天科技有限公司
• 主分類號: G06F13/38
• 分類號: G06F13/38
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術(shù)領(lǐng)域

本發(fā)明涉及信號傳輸?shù)募夹g(shù)領(lǐng)域，具體說是一種基于LBE總線的1553B總線協(xié)議模塊。

背景技術(shù)

1553B總線是20世紀(jì)70年代末為適應(yīng)機載設(shè)備通信要求由美國提出和開發(fā)的傳輸速度為1Mb/s、傳輸方式為半雙工方式的飛機內(nèi)部時分制指令/響應(yīng)式多路傳輸數(shù)據(jù)總線標(biāo)準(zhǔn)。

LBE(LocalBusExtent局部總線擴展)總線是廣泛應(yīng)用于機載嵌入式計算機系統(tǒng)的32位系統(tǒng)總線，最高總線速度可達33MHz，位寬32位，它包含一個第一主設(shè)備，最多可支持8個設(shè)備之間的互聯(lián)。目前，LBE總線已廣泛應(yīng)用于機載嵌入式計算機系統(tǒng)。

　　發(fā)明內(nèi)容

本發(fā)明要解決的技術(shù)問題是提供一種基于LBE總線的1553B總線協(xié)議模塊。

本發(fā)明為解決現(xiàn)有技術(shù)中存在的技術(shù)問題所采取的技術(shù)方案是:

本發(fā)明的基于LBE總線的1553B總線協(xié)議模塊，包括：DSP最小系統(tǒng)電路、1553B總線接口電路、邏輯綜合電路、電平轉(zhuǎn)換電路和雙口RAM；其中DSP最小系統(tǒng)電路包括DSP芯片、電源芯片、SDRAM存儲器和FLASH存儲器，DSP芯片與1553B總線接口電路相連接，1553B總線接口電路通過電平轉(zhuǎn)換電路與邏輯綜合電路中的CPLD通信，且1553B總線接口電路與外部1553B總線相連，邏輯綜合電路中的CPLD分別與DSP芯片和雙口RAM相連，DSP芯片連接到雙口RAM，雙口RAM通過電平轉(zhuǎn)換電路與LBE總線相連接。

本發(fā)明還可以采用以下技術(shù)措施：

所述的DSP芯片的信號為TMS320C6713。

所述的1553B總線接口電路采用BU-61865協(xié)議芯片。

所述的邏輯綜合電路包括地址譯碼和邏輯控制電路，地址譯碼電路對系統(tǒng)所使用的TMS320C6713存儲器和BU-61865存儲器進行地址選擇、譯碼；邏輯控制電路產(chǎn)生BU-61865所需要的控制信號以及將BU-61865產(chǎn)生的中斷信號傳遞給DSP芯片，給TMS320C6713提供中斷信號、握手信號、插入等待信號。

所述的邏輯綜合電路中的CPLD芯片為EPM1270。

所述的電平轉(zhuǎn)換電路采用的芯片型號為SN54LS245J。

所述的雙口RAM采用IDT70V216芯片，雙口RAM的一個讀寫端口的地址線和數(shù)據(jù)線連接到TMS320C6713芯片，讀寫控制信號連接到EPM1270上；另一個讀寫端口的地址線、數(shù)據(jù)線及控制信號經(jīng)電平轉(zhuǎn)換電路SN54LS245J轉(zhuǎn)換之后連接到LBE總線上。

所述的BU-61865的中斷引腳INT經(jīng)電平轉(zhuǎn)換電路SN54LS245J轉(zhuǎn)換與EPM1270連接并傳遞給TMS320C6713；輸出端通過兩個耦合變壓器DB3226EX與外部的LBE總線連接。

本發(fā)明具有的優(yōu)點和積極效果是:

本發(fā)明的基于LBE總線的1553B總線協(xié)議模塊中，包括：DSP最小系統(tǒng)電路、1553B總線接口電路、邏輯綜合電路、電平轉(zhuǎn)換電路、雙口RAM和1553B總線協(xié)議芯片電路；本發(fā)明采用高性能的DSP芯片為控制核心，與外圍輔助電路構(gòu)成最小系統(tǒng)；由BU-61865協(xié)議芯片完成1553總線的功能，BU-61865為多路總線傳輸接口的設(shè)計提供了豐富的資源，也為設(shè)計提供了極大的靈活性與可靠性；控制和譯碼信號利用CPLD實現(xiàn)；CPLD器件外圍電路連接簡單，使用方便，可以提高系統(tǒng)的維護性和擴展性。

附圖說明

圖1是本發(fā)明的基于LBE總線的1553B總線協(xié)議模塊的示意圖。

具體實施方式

以下參照附圖及實施例對本發(fā)明進行詳細(xì)的說明。

圖1是本發(fā)明的基于LBE總線的1553B總線協(xié)議模塊的示意圖。

如圖1所示，本發(fā)明的基于LBE總線的1553B總線協(xié)議模塊，包括：DSP最小系統(tǒng)電路、1553B總線接口電路、邏輯綜合電路、電平轉(zhuǎn)換電路和雙口RAM；其中DSP最小系統(tǒng)電路包括DSP芯片、電源芯片、SDRAM存儲器和FLASH存儲器，DSP芯片與1553B總線接口電路相連接，1553B總線接口電路通過電平轉(zhuǎn)換電路與邏輯綜合電路中的CPLD通信，且1553B總線接口電路與外部LBE總線相連，邏輯綜合電路中的CPLD分別與DSP芯片和雙口RAM相連，DSP芯片連接到雙口RAM，雙口RAM通過電平轉(zhuǎn)換電路與外部的LBE總線相連接。