[發明專利]浮點加法器、通過浮點加法器執行的方法和信息處理系統

有效

• 申請號: 201410659121.7
• 申請日: 2014-11-18
• 公開（公告）號: CN104657107B
• 公開（公告）日: 2018-11-06
• 發明（設計）人: 埃里克·C·昆尼爾
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G06F7/485
• 分類號: G06F7/485
• 代理公司: 北京銘碩知識產權代理有限公司 11286
• 代理人: 王兆賡;韓明星

1.一種浮點加法器，包括：

浮點加法單元，被構造為通過將兩個浮點操作數相加或相減來產生浮點結果，其中，每個浮點操作數包括小數部分和指數部分；

所述浮點加法單元包括：

Far路徑電路，被構造為不管這兩個浮點操作數中的每一個或浮點結果是否各自包括規格化數或非規格化數，基于這兩個浮點數的加法或減法來計算Far路徑結果，其中，所述Far路徑電路包括：非規格化至規格化校正電路，被構造為如果這兩個浮點操作數都包括非規格化數并且Far路徑結果包括規格化數，則調整Far路徑結果的指數部分，

Close路徑電路，被構造為不管這兩個浮點操作數中的每一個或浮點結果是否各自包括規格化數或非規格化數，基于這兩個浮點操作數的減法來計算Close路徑結果，其中，Close路徑電路包括被構造為當Close路徑結果包括非規格化數時限制Close路徑結果的小數點移位的鉗位電路，以及

最后結果選擇器電路，被構造為至少部分基于這兩個浮點操作數的指數部分的差的量在Far路徑結果和Close路徑結果之間進行選擇。

2.如權利要求1所述的浮點加法器，其中，所述最后結果選擇器電路被構造為至少部分基于每個浮點操作數的各自的指數部分是否彼此相等并且在所述浮點加法單元經由真正的減法產生浮點結果的情況下，在Far路徑結果和Close路徑結果之間進行選擇。

3.如權利要求1所述的浮點加法器，其中，所述Far路徑電路包括：非規格化數檢測電路，被構造為確定這兩個浮點操作數中的任一個是否包括非規格化數。

4.如權利要求1所述的浮點加法器，其中，所述Far路徑電路包括：前導位補償電路，被構造為如果浮點操作數包括非規格化數，則移動浮點操作數的小數點。

5.如權利要求1所述的浮點加法器，其中，所述Close路徑電路包括：

規格化至非規格化校正電路，被構造為如果Close路徑結果包括非規格化數，則調整Close路徑結果的小數點移位。

6.如權利要求1所述的浮點加法器，其中，所述Close路徑電路包括：非規格化數檢測電路，被構造為確定這兩個浮點操作數中的任一個是否包括非規格化數。

7.如權利要求1所述的浮點加法器，其中，所述Close路徑電路包括：小數點移位電路，被構造為估計用于移動Close路徑結果的小數點的量，

其中，所述小數點移位電路包括：

前導零估計器電路，被構造為估計用于移動Close路徑結果的小數點的估計量，以及

鉗位電路，被構造為確定Close路徑結果是否是非規格化數，并且如果Close路徑結果是非規格化數，則限制Close路徑結果的小數點移位的量，從而使Close路徑結果的小數點移位的量不超過小數點移位的最大量。

8.如權利要求1所述的浮點加法器，其中，所述浮點加法單元不被構造為通過將這兩個浮點操作數相乘來產生浮點結果。

9.一種通過浮點加法器執行的方法，包括：

接收第一浮點操作數和第二浮點操作數；

不管第一浮點操作數、第二浮點操作數或Far路徑結果中的至少一個是否包括非規格化數，基于第一浮點操作數和第二浮點操作數的加法或減法來計算Far路徑結果；

不管第一浮點操作數、第二浮點操作數或Close路徑結果中的至少一個是否包括非規格化數，基于第一浮點操作數和第二浮點操作數的減法來計算Close路徑結果，其中，計算Close路徑結果包括：如果Close路徑結果包括非規格化數，則限制Close路徑結果的小數點移位的量；以及

至少部分基于第一浮點操作數的指數部分和第二浮點操作數的指數部分之差在Far路徑結果和Close路徑結果之間進行選擇，

其中，計算Far路徑結果的步驟包括：如果第一浮點操作數和第二浮點操作數都包括非規格化數并且Far路徑結果包括規格化數，則調整Far路徑結果的指數部分。