[發明專利]低溫漂CMOS振蕩器電路

有效

• 申請號: 201410658573.3
• 申請日: 2014-11-18
• 公開（公告）號: CN104320085A
• 公開（公告）日: 2015-01-28
• 發明（設計）人: 劉小淮;陳遠金;張謹;張紫乾;白濤
• 申請（專利權）人: 中國兵器工業集團第二一四研究所蘇州研發中心
• 主分類號: H03B5/04
• 分類號: H03B5/04
• 代理公司: 南京縱橫知識產權代理有限公司 32224
• 代理人: 董建林;耿英

技術領域

本發明涉及一種模擬集成電路技術，尤其是一種減小CMOS振蕩器的振蕩頻率隨溫度變化的技術。

背景技術

近年來，對于作為電子產品復雜功能來源的電子組件微型化要求已擴展至振蕩器，激發了對超小型振蕩器的研究。石英晶振輸出的時鐘頻率擁有良好的溫度和電壓穩定性，但其成本高，體積大，不利于系統集成。基于標準的數字CMOS工藝實現片上時鐘振蕩器，可以縮小系統體積、降低功耗、提高抗干擾能力、增加可靠性和使用的靈活性等優點，具有及其重要的實際意義。

目前，采用CMOS工藝實現振蕩器的難點是振蕩頻率易隨溫度、電源和工藝變化。虞曉凡，林分平《一種帶溫度和工藝補償的片上時鐘振蕩器》，采用開關電容陣列補償工藝偏差對振蕩頻率的影響，但增加了電路的面積及控制端。該電路同時采用片上LDO穩壓源給整個振蕩器供電，增加了系統的功耗和設計復雜度；中國專利“一種具有溫度和工藝自補償特性的CMOS松弛振蕩(CN103701411A)提出了一種不隨工藝變化的低溫漂基準電流和基準電壓的方法對振蕩頻率進行補償，但此方法忽略了比較器延遲時間隨溫度變化的非線性對振蕩頻率的影響。

發明內容

本發明所要解決的技術問題是提供一種低溫漂CMOS振蕩器電路，通過脈沖發生和F-V(頻率－電壓)轉化取樣輸出頻率反饋控制比較器的閾值電壓，進而自動監控比較器延遲時間隨溫度變化，降低CMOS振蕩器的溫漂。

為解決上述技術問題，本發明提供一種低溫漂CMOS振蕩器電路，其特征是，第一電阻、第二電阻、第三電阻依次串聯后，第三電阻的末端接地，第一電阻的始端接電源VDD；第一電阻、第二電阻的共連點A連接至運算放大器的正向輸入端，運算放大器的反向輸入端經第四電阻連接至比較器的正向輸入端，運算放大器的輸出端經第一開關連接至比較器的反向輸入端；第二電阻、第三電阻的共連點經第二開關連接至比較器的反向輸入端；

比較器的正向輸入端經第六電阻與NMOS管的漏極連接，同時還經第五電阻與PMOS管的漏極連接；NMOS管的源極接地，柵極接至第二反相器的輸出端；PMOS管的源極連接至電源，柵極連接至第二反相器的輸出端；比較器的輸出端經一觸發電路正反饋輸出振蕩時鐘CLK。

所述第一運算放大器的輸出端C經第一電容反饋連接至第一運算放大器的反向輸入端。

所述比較器的正向輸入端與同時經第二電容接地。

所述觸發電路由第一反相器、第二反相器、第一或非門和第二或非門構成；第一反相器的輸入端、第一或非門的第一輸入端共連到比較器的輸出端，第一反相器的輸出端連接至第二或非門的第二輸入端，第二或非門的輸出端連接至第二或非門的第二輸入端，第一或非門的輸出端連接至第二或非門的第一輸入端；第一或非門的輸出端同時連接至第二反相器的輸入端，第二反相器的輸出端輸出振蕩時鐘CLK。

本發明所達到的有益效果：

本發明通過脈沖發生和頻率－電壓實現了片上CMOS振蕩器的低溫漂，電路結構簡單，溫漂低，工藝可移植性強。

附圖說明

圖1是本發明CMOS振蕩器電路；

圖2(a)是B點和P(CLK)的波形(溫度變化導致比較器延遲時間的增加)；

圖2(b)是B點和P(CLK)的波形(溫度變化導致比較器延遲時間的減小)。

具體實施方式

下面結合附圖對本發明作進一步描述。以下實施例僅用于更加清楚地說明本發明的技術方案，而不能以此來限制本發明的保護范圍。

1.電路結構

本發明實施例1如圖1、圖2(a)、圖2(b)所示，它是基于比較器雙閾值的控制實現。

電阻R1、R2、R3依次串聯后，電阻R3的末端接地，電阻R1的始端接電源VDD，電阻R1、R2的共連點A連接至運算放大器A1的正向輸入端，運算放大器A1的輸出端C經電容C1連接至運算放大器A1的反向輸入端，同時，運算放大器A1的反向輸入端經電阻R4連接至比較器A2的正向輸入端B，運算放大器A1的輸出端C經開關K1連接至比較器A2的反向輸入端。電阻R2、R3的共連點D經開關K2連接至比較器A2的反向輸入端。