[發明專利]一種多通道并行ADC系統的采樣時間誤差校正方法

有效

• 申請號: 201410654330.2
• 申請日: 2014-11-17
• 公開（公告）號: CN104393872B
• 公開（公告）日: 2018-01-16
• 發明（設計）人: 齊佩佩;高洪福
• 申請（專利權）人: 大唐微電子技術有限公司
• 主分類號: H03M1/10
• 分類號: H03M1/10
• 代理公司: 北京安信方達知識產權代理有限公司11262
• 代理人: 李紅爽,栗若木

技術領域

本發明涉及高速高精度模數轉換領域，尤其涉及一種多通道并行ADC系統的采樣時間誤差校正方法。

背景技術

模數轉換器(ADC)作為模擬技術與數字技術的接口，被廣泛的應用于現代電子系統中。隨著數字信號處理技術的發展，數字電路對模數轉換器的采樣速率要求越來越高。ADC最重要的性能參數是轉換精度與轉換速度。受目前ADC芯片發展水平的限制，單個ADC很難同時具備高速率和高精度。ADC的速度和精度是相互制約的，隨ADC轉換速度的提高，其精度呈下降趨勢，兩者之間的制約性成為了ADC技術發展緩慢的主要原因。

為實現更高的采樣速率，有效突破單片ADC速度和精度的瓶頸，需要探索新結構和新方法。采用M個相對低速、高精度的ADC多通道并行工作可以有效的將轉換速率提高M倍。理想情況下，各個通道的ADC性能完全匹配，采樣時刻均勻交錯。每一個子ADC均只工作在較低的頻率上，就能以較高的采樣頻率對輸入信號進行模數轉換，轉換率提高了M倍。理論上，這種并行結構可以使得采樣率隨并聯的ADC數目呈線性地提高，可以很好的提高ADC的采樣率。但是，受制造工藝的局限，各通道模擬電路的不同物理和電學特性引入了通道失配誤差(包括偏置誤差、增益失配、采樣時間誤差)，使系統的轉換精度不能與單個通道ADC的轉換精度相比擬，降低了系統的性能。通道失配誤差的校正方法成為提高多通道并行ADC系統性能的關鍵技術和研究熱點。

對于多通道并行ADC系統而言，通道失配誤差中增益失配和偏置誤差相對容易，此類通道失配已有比較好的校正技術，可通過其他方法有效補償。采樣時間誤差與系統輸入信號頻率相關，當系統的輸入信號頻率大于單個ADC的奈奎斯特頻率時，由于每個通道都不滿足奈奎斯特定理而產生頻譜混疊，混疊給與頻率相關的采樣時間誤差的校正帶來了困難，導致一些研究成果僅能校正增益失配和偏置誤差，卻不能校正與頻率相關的采樣時間誤差。

針對采樣時間誤差，專利申請號為201210480243.0的發明提供了一種針對時間交替模數轉換系統時間誤差的實時校正方法，其思想是針對每一個通道進行單獨的校正，之后再把校正好的電路合起來處理。但是，這樣就不能避免混疊問題，大大限制了輸入信號的帶寬以及應用范圍。因此，研究一種解決混疊問題，提高輸入信號帶寬，降低硬件設計復雜度的采樣時間誤差校正方法具有重大意義。

發明內容

本發明提供一種多通道并行ADC系統的采樣時間誤差校正方法，既能校正采樣時間誤差，又能解決混疊問題提高輸入信號帶寬，此外還可以降低硬件電路設計的復雜度。

為解決上述技術問題，本發明提供一種多通道并行模數轉換器(ADC)系統的采樣時間誤差校正方法，包括以下步驟：通過開關電路將模擬低通濾波器的輸出端和多通道并行ADC系統的輸入端相連，模擬輸入信號x(t)進入所述模擬低通濾波器，濾波處理后得到窄帶的模擬信號d(t)，所述多通道并行ADC系統對所述模擬信號d(t)進行采樣得到多通道采樣輸出信號y_d(n)，對所述多通道采樣輸出信號y_d(n)進行LMS-頻域自適應估計得到采樣時間誤差γ(n)，其中，n表示采樣點的個數；通過開關電路將所述模擬輸入信號x(t)直接送入所述多通道并行ADC系統，所述多通道并行ADC系統對所述模擬輸入信號x(t)進行采樣得到采樣輸出信號y(n)，所述采樣輸出信號y(n)經過數字微分器處理后與所述采樣時間誤差γ(n)一起通過第一乘法器，得到系統誤差信號c(n)，所述采樣輸出信號y(n)和所述系統誤差信號c(n)通過減法器，得到校正后的輸出信號y_c(n)。

進一步地，所述多通道采樣輸出信號y_d(n)包括參考通道的采樣輸出信號y₀(n)及待校正通道的采樣輸出信號y_m(n)，其中，m為不小于1且不大于M-1的整數，M代表總通道數。

進一步地，所述對多通道采樣輸出信號y_d(n)進行LMS-頻域自適應估計得到采樣時間誤差γ(n)的過程包括：待校正通道的采樣輸出信號y_m(n)分別通過濾波補償電路得到待校正通道的理想輸出信號y_0m(n)，待校正通道的理想輸出信號y_0m(n)與參考通道的采樣輸出信號y₀(n)通過減法器得到通道間的誤差信號e_0m(n)，再根據LMS算法得到采樣時間誤差迭代公式，基于采樣時間誤差迭代公式得到采樣時間誤差γ(n)。