[發明專利]一種二分對稱折疊技術的測試數據壓縮方法

在審

• 申請號: 201410653117.X
• 申請日: 2014-11-17
• 公開（公告）號: CN104467869A
• 公開（公告）日: 2015-03-25
• 發明（設計）人: 吳海峰;程一飛;詹文法;吳瓊;朱世娟
• 申請（專利權）人: 安慶師范學院
• 主分類號: H03M7/30
• 分類號: H03M7/30
• 代理公司: 安徽匯樸律師事務所 34116
• 代理人: 汪蕙

技術領域

本發明涉及集成電路測領域中外建自測試方法中的測試數據壓縮方法，尤其涉及的是一種二分對稱折疊技術的測試數據壓縮方法。

背景技術

根據摩爾定律，集成在一塊半導體芯片上的晶體管數量約每18至24個月翻一番。SoC的集成度越來越高，使得芯片體積越來越小，制造成本不斷降低，系統的性能大大提高。但是，另一方面卻給芯片的測試帶來很多的問題。芯片中晶體管的數目成指數倍增長，IC的集成度越來越高，使得測試復雜度越來越高。電路中的連線和晶體管數目巨大，且制作工藝十分復雜，使得電路中可能產生的故障數目大且種類繁多，再加上電路外部端口數有限，因而使得測試生成越來越困難。電路中最長的掃描鏈的長度和大量的測試數據將會導致測試應用時間長。測試功耗增加會引起很多問題，比如IC的可靠性降低，產品的成本增加，性能驗證更加困難，移動設備的便攜性降低，嚴重時甚至可能燒毀芯片。測試數據量非常巨大，自動測試設備(AutomaticTestEquipment，ATE)測試儀的時鐘頻、引腳、存儲容量都有限，使得ATE測試費用昂貴。當IP核嵌入到電路中后，受芯片封裝引腳數的限制，電路中芯核的輸入輸出端口通常不能直接和電路引腳相連，使得測試訪問越來越困難。

測試數據壓縮技術能有效地減少測試數據量，一方面可以降低測試功耗，另一方面可以減少測試引腳數目，縮短測試應用時間，節約?ATE測試成本。它將預先計算的測試數據，經過壓縮后存儲在ATE中，然后移入芯片，利用片上解壓器進行解壓，還原成原始測試數據。目前，測試數據壓縮技術主要分為兩大類：內建自測試(Built-InSelf-Test,BIST)和外建自測試(Built-OutSelf-Test,BOST)。

內建自測試，在電路內部建立測試生成、施加、分析和測試控制結構，使得電路能夠測試自身。內建自測試電路一般包括：測試生成電路(激勵)、數據壓縮電路、比較分析電路、理想結構存儲電路(ROM)和測試控制電路。內建自測試克服了傳統測試方法的缺點，如：測試生成過程長、測試施加時間長、測試成本高、測試復雜度高，廣泛用于集成電路可測試性設計中。

外建自測試，將測試向量移到離線的ATE上，通過數據壓縮來減少存儲體積和測試時間，再利用芯片上的解壓器對壓縮后的數據進行還原。主要分為測試集緊縮(TestSetCompaction，TSC)和測試數據壓縮(TestDataCompression，TDC)兩類。測試集緊縮，利用測試立方中含有大量無關位的特點對測試立方進行緊縮。優點在于不需增加額外的硬件開銷，缺點在于其非模型故障的覆蓋率受到影響。測試數據壓縮，將無損壓縮的測試數據存入ATE，再利用芯片上的解壓結構還原成原始數據。

發明內容

本發明的目的在于克服現有技術的不足，提供了一種二分對稱折疊技術的測試數據壓縮方法。

本發明是通過以下技術方案實現的：一種二分對稱折疊技術的測試數據壓縮方法，包括如下步驟：

A、向量排序?

將測試集T中的向量V_i根向量V_i中的確定位進行統計,并按照確定位的數量遞減的順序,對測試集T中的向量V_i進行排序；?

B、生成折疊集?

選取排序后的測試集T中第一個向量V_i為種子，根據二分對稱折疊方法，生成折疊集C，并將V_i放入種子集S，且將V_i從測試集T中刪除；

C、根據匹配的折疊集對測試集T進行壓縮

將測試集T中的每個向量V_i與生成的折疊集C中的向量C_j進行比較，若向量V_i與折疊集中的某向量C_j滿足如下兩個條件

①若C_j中值為確定位的位，V_i中與之對應位置的位的值為無關位或者相同的確定位；

②若C_j中值為無關位的位，V_i中與之對應位置的位的值也為無關位；

則將向量V_i從測試集T中刪除；

D、重復步驟B、C，直到測試集T為空，則得到的種子集S為測試數據T經壓縮對應的集合。

作為上述方案的進一步優化，步驟B中的二分對稱折疊方法：

B1、將種子向量劃分成等長的首部和尾部，N位的種子向量劃分為位的首部和位的尾部；?