[發(fā)明專利]一種QC-BC03的轉(zhuǎn)換電路

在審

• 申請?zhí)枺?/td>: 201410648014.4
• 申請日: 2014-11-14
• 公開（公告）號: CN104467805A
• 公開（公告）日: 2015-03-25
• 發(fā)明（設(shè)計）人: 郎燕峰
• 申請（專利權(quán)）人: 浙江工商大學(xué)
• 主分類號: H03K19/0185
• 分類號: H03K19/0185
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種將四值時鐘轉(zhuǎn)換為二值時鐘的CMOS電路，它有一個四值時鐘輸入端(QC)和一個二值時鐘輸出端(BC)，該電路的特征在于：它包括一個閾2.5的NMOS管(N1)、三個閾0.5的NMOS管(N2、N4和N5)、一個閾1.5的NMOS管(N3)、三個閾-0.5的PMOS管(P1、P2和P4)、一個閾-1.5的PMOS管(P3)和一個閾-2.5的PMOS管(P5)，所述MOS管P1、N1、P3、N3、P5和N5的柵極與電路輸入端(QC)相接，MOS管P1、P2、P3和P5的源極與電平邏輯值3的信號源相接，P1和N1的漏極與P2和N2的柵極相接，N1、N3、N4和N5的源極與地相接，P2、N2、P4和N4的漏極相接作為電路的輸出端(BC)，N2的源極與N3的漏極相接，P3的漏極與P4的源極相接，P5和N5的漏極與P4和N4的柵極相接；其功能是把一個周期內(nèi)電平邏輯值切換次序為0→1→2→3→2→1→0的四值時鐘轉(zhuǎn)換為一個周期內(nèi)電平邏輯值切換次序為0→3→0的二值時鐘輸出。

2.根據(jù)權(quán)利要求1所述的四值時鐘轉(zhuǎn)換二值時鐘的電路，其特征在于：在一個CMOS電路中，能把四值時鐘電平邏輯值0和2轉(zhuǎn)換為二值時鐘電平邏輯值0且能把四值時鐘電平邏輯值1和3轉(zhuǎn)換為二值時鐘電平邏輯值3；其電路開關(guān)級表達(dá)式為

BC=0*(QC(0.5)‾+QC1.5·QC(2.5)‾0.50.5)#3*(QC(2.5)‾0.5+QC(0.5)‾05·QC15).]]>