[發明專利]制造半導體器件的方法和半導體器件

有效

• 申請號: 201410646259.3
• 申請日: 2014-11-14
• 公開（公告）號: CN104637820B
• 公開（公告）日: 2019-06-25
• 發明（設計）人: 崔慶寅;崔成賢;卓容奭;具本榮;韓在鐘
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78
• 代理公司: 北京天昊聯合知識產權代理有限公司 11112
• 代理人: 陳源;張帆

1.一種制造半導體器件的方法，所述方法包括步驟：

通過部分地蝕刻襯底形成初始鰭式有源圖案，所述初始鰭式有源圖案沿著第一方向延伸；

形成覆蓋所述初始鰭式有源圖案的下部的器件隔離圖案；

形成在所述初始鰭式有源圖案上交叉的柵極結構，所述柵極結構沿著第二方向延伸，并且所述初始鰭式有源圖案具有未被所述柵極結構覆蓋的暴露的上部；

通過蝕刻所述初始鰭式有源圖案的暴露的上部形成具有第一區和第二區的鰭式有源圖案，所述第一區位于所述柵極結構下方，所述第二區位于所述柵極結構的兩側，其中所述第一區具有側壁表面，所述第二區具有上表面；

利用等離子體摻雜工藝在所述第一區的側壁表面和所述第二區的上表面形成雜質摻雜區；以及

利用選擇性外延生長工藝在所述第二區上形成雜質摻雜圖案，

其中所述第一區的上表面處于第一水平，所述第二區的上表面處于低于所述第一水平的第二水平。

2.根據權利要求1所述的方法，還包括步驟：在等離子體摻雜工藝之后將所述襯底退火，并且

其中，所述雜質摻雜區在所述第一區的側壁表面的厚度和在所述第二區的上表面的厚度實質上相等。

3.根據權利要求2所述的方法，其中，所述雜質摻雜區沿著所述第一區的側壁表面和沿著所述第二區的上表面具有實質上均勻的厚度。

4.根據權利要求2所述的方法，其中，將所述襯底退火的步驟包括：

在第一溫度對所述雜質摻雜區執行第一熱處理；以及

在高于所述第一溫度的第二溫度對所述雜質摻雜區執行第二熱處理。

5.根據權利要求1所述的方法，其中，等離子體摻雜工藝包括步驟：

將雜質氣體供應至所述襯底；

形成等離子體，以將所述雜質氣體中的雜質離子化；以及

通過向所述襯底供應偏壓將離子化的雜質注入所述第一區的側壁和所述第二區的上表面中。

6.根據權利要求5所述的方法，其中，所述雜質氣體包括硼(B)。

7.根據權利要求6所述的方法，其中，所述雜質氣體還包括碳(C)。

8.根據權利要求6所述的方法，其中，所述雜質摻雜圖案具有壓應力。

9.根據權利要求5所述的方法，其中，所述雜質氣體包括選自砷(As)和磷(P)中的至少一個。

10.根據權利要求9所述的方法，其中，所述雜質摻雜圖案具有張應力。

11.根據權利要求5所述的方法，其中，等離子體摻雜工藝還包括步驟：將稀釋氣體供應至所述襯底。

12.根據權利要求1所述的方法，還包括步驟：去除在所述第二區的上表面形成的雜質摻雜區。

13.根據權利要求1所述的方法，其中，形成所述雜質摻雜圖案的步驟還包括：在選擇性外延生長工藝期間利用原位工藝將至少一種雜質供應至所述雜質摻雜圖案。

14.根據權利要求12所述的方法，還包括步驟：去除在等離子體摻雜工藝期間形成的副產物。

15.根據權利要求1所述的方法，還包括步驟：在等離子體摻雜工藝之后在所述雜質摻雜區上形成鈍化層。

16.根據權利要求1所述的方法，其中，形成所述柵極結構的步驟包括：

在所述初始鰭式有源圖案上依次形成介電層和材料層；

在所述材料層上形成沿著所述第二方向延伸的掩模圖案；

通過利用所述掩模圖案作為蝕刻掩模對所述材料層和所述介電層進行蝕刻來形成線圖案和介電層圖案；以及

在所述線圖案和所述介電層圖案的側壁上形成間隔件。