[發明專利]半導體器件及其制造方法

在審

• 申請號: 201410643783.5
• 申請日: 2014-11-10
• 公開（公告）號: CN104637966A
• 公開（公告）日: 2015-05-20
• 發明（設計）人: 永久克己;酒井敦;有江寬之
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: H01L27/146
• 分類號: H01L27/146
• 代理公司: 中原信達知識產權代理有限責任公司 11219
• 代理人: 李蘭;孫志湧

相關申請交叉引用

將2013年11月8日提交的日本專利申請No.2013-232371的公開內容，包括說明書、附圖和摘要，整體并入本文作為參考。

技術領域

本發明涉及一種半導體器件以及制造該器件的方法，特別地，涉及一種具有光電轉換元件的半導體器件以及制造該器件的方法。

背景技術

諸如CCD(電荷耦合器件)圖像傳感器以及CMOS(互補金屬氧化物半導體)圖像傳感器的半導體成像裝置需要具有高S/N比以便提供高圖像質量。這意味著S(信號)的提高需要高飽和信號水平以及對光信號的高靈敏度，而N(噪聲)的降低需要低暗電流值。

在上述半導體成像器件中，光電轉換元件中通過入射光的光電轉換而獲得的收集電子效率的提高需要增強對輸入信號的靈敏度。特別地，長波長區域中的光信號仍然可能穿透像素區且難以致使光電轉換，這會劣化光電轉換元件對于收集光的效率。

此外，當提供至一個光電轉換元件并在像素區深度穿透的光在其例如到達半導體成像器件的襯底時被光電轉換時，例如存在光電轉換電子通過襯底泄漏進相鄰于該一個光電轉換元件的另一光電轉換元件中的可能性。而且當輸入超過飽和信號水平的光信號水平時，存在電子泄漏進相鄰于被輸入該光信號的該一個光電轉換元件的另一光電轉換元件的可能。這種電子的泄漏，即所謂的模糊現象，即使有的話也會劣化該一個光電轉換元件的電子檢測靈敏度，并且對于檢測過剩電子來說，檢測信號的噪聲增大會導致S/N比的下降。

用于抑制這種現象的技術例如公開于日本未審專利申請公布No.2008-91781(專利文獻1)，日本未審專利申請公布No.2007-13177(專利文獻2)以及日本未審專利申請公布No.2008-98601(專利文獻3)中。

[專利文獻]

[專利文獻1]日本未審專利申請公布No.2008-91781

[專利文獻2]日本未審專利申請公布No.2007-13177

[專利文獻3]日本未審專利申請公布No.2008-98601

發明內容

可以通過增大在其中希望發生用于提供可由光電轉換元件收集的電子的光電轉換的區域深度來提高光電轉換效率。在上述各個專利文獻中，通過形成上述區域作為外延層，與通過離子注入技術形成相比，可以增大該區域的深度。以這種方式，可以增加希望發生光電轉換的區域的深度。但是上述各個文獻具有如下問題。

在專利文獻1中，形成在p型半導體襯底上的n型半導體層具有光電轉換部。在這種情況下，n型半導體層中作為少數載流子的空穴移動至光電轉換部，但是空穴的遷移率小于電子的遷移率并且在移動期間發生復合的概率高。因此會降低光電轉換部的電信號的靈敏度。

在專利文獻2中，硅襯底在其上具有硅鍺外延層。由不同于襯底的材料制成的薄膜的形成會加速它們之間界面處的生成和復合，產生泄漏電流并劣化CMOS圖像傳感器的S/N比。

在專利文獻3中，僅單一p型外延層形成在襯底上。在這種情況下，外延層深度的增大會改善從紅色濾光器入射進入外延層中的光的轉換比，但是存在不能克服另一問題，例如模糊現象抑制效果的劣化的可能性。

將從本文說明書和附圖使得本發明的另外的問題和新穎的特征顯而易見。

根據本發明一個實施例的半導體器件具有：半導體襯底，第一p型外延層，第二p型外延層以及第一光電轉換元件。半導體襯底在其主表面上具有第一p型外延層。第二p型外延層覆蓋第一p型外延層。第二p型外延層內具有第一光電轉換元件。第一和第二p型外延層每個都由硅制成并且第一p型外延層具有高于第二p型外延層的p型雜質濃度。

根據另一實施例的半導體器件具有：半導體襯底，掩埋雜質層，p型外延層以及第一光電轉換元件。半導體襯底在其中具有掩埋雜質層。掩埋雜質層在其上具有p型外延層。p型外延層在其中具有第一光電轉換元件。掩埋雜質層和p型外延層每個都由硅制成并且掩埋雜質層具有高于p型外延層的p型雜質濃度。

根據一個實施例的制造半導體器件的方法包括如下步驟：提供具有主表面的半導體襯底，在主表面上形成第一p型外延層，形成第二p型外延層以便覆蓋第一p型外延層的上表面，以及在第二p型外延層中形成第一光電轉換元件。第一和第二p型外延層每個都由硅制成并且第一p型外延層具有高于第二p型外延層的p型雜質濃度。