[發明專利]陣列基板柵極驅動單元、方法、電路和顯示裝置

有效

• 申請號: 201410643535.0
• 申請日: 2014-11-06
• 公開（公告）號: CN104318888B
• 公開（公告）日: 2017-09-15
• 發明（設計）人: 龍春平;王穎
• 申請（專利權）人: 京東方科技集團股份有限公司
• 主分類號: G09G3/20
• 分類號: G09G3/20
• 代理公司: 北京銀龍知識產權代理有限公司11243
• 代理人: 許靜,黃燦

技術領域

本發明涉及顯示技術領域，尤其涉及一種陣列基板柵極驅動單元、方法、電路和顯示裝置。

背景技術

GOA(Gate On Array，陣列基板柵極驅動電路)一般應用于LTPS(Low Temperature Poly-silicon，低溫多晶硅)顯示面板，目前大部分GOA的電路結構通常使用2個或3個時鐘信號，以及兩個直流電平(高電平VHG和低電平VGL)，在逐級掃描柵線時實現移位寄存器功能。

如圖1所示，現有的一種應用于LTPS顯示面板的陣列基板柵極驅動電路包括的第N級陣列基板柵極驅動單元包括輸入端(圖1中未示)、第一晶體管T1、第二晶體管T2、第三晶體管T3、第四晶體管T4、第五晶體管T5、第六晶體管T6、第七晶體管T7、第一電容C1、第二電容C2和柵極驅動信號輸出端G_N，其中，

T1、T2、T3、T4、T5、T6和T7都為p型晶體管；

該輸入端接入第N-1級陣列基板柵極驅動單元輸出的第N-1級柵極驅動信號G_N-1以作為觸發信號；

該柵極驅動信號輸出端G_N輸出第N級柵極驅動信號；

N為大于1的整數。

現有的陣列基板柵極驅動電路包括7個晶體管和2個存儲電容，采用了兩個時鐘信號(第一時鐘信號CLK和第二時鐘信號CLKB)以及兩個直流信號(高電平VGH和低電平VGL)?，F有的7T2C的GOA電路使用較多的信號線和晶體管，實現1mm以下的窄邊框顯示器比較困難。

發明內容

本發明的主要目的在于提供一種陣列基板柵極驅動單元、方法、電路和顯示裝置，以實現窄邊框。

為了達到上述目的，本發明提供了一種陣列基板柵極驅動單元，包括輸入端、開啟模塊、控制模塊、輸出模塊和柵極驅動信號輸出端，其中，

所述開啟模塊，用于在每一顯示周期的開啟時間段，在第一時鐘信號的控制下控制來自所述輸入端的觸發信號輸入所述控制模塊；

所述控制模塊，用于在每一顯示周期的輸出時間段，在所述第一時鐘信號、所述第一電平和所述觸發信號的控制下，向所述輸出模塊輸出第二時鐘信號；

所述輸出模塊，用于在每一顯示周期的開啟時間段，在所述第一時鐘信號的控制下控制第一電平輸出至所述柵極驅動信號輸出端，還用于在每一顯示周期的輸出時間段將所述第二時鐘信號輸出至所述柵極驅動信號輸出端，還用于在每一顯示周期的維持時間段在所述第一時鐘信號的控制下控制所述第一電平輸出至所述柵極驅動信號輸出端；

所述第一時鐘信號和所述第二時鐘信號反相。

實施時，所述開啟模塊包括：

開啟晶體管，柵極接入所述第一時鐘信號，第一極接入來自所述輸入端的觸發信號，第二極與所述控制模塊連接。

實施時，所述控制模塊包括：

第一控制晶體管，柵極與所述開啟模塊連接，第一極接入所述第二時鐘信號；

第二控制晶體管，柵極接入所述第一時鐘信號，第一極接入所述第一電平，第二極分別與所述第一控制晶體管的第二極和所述輸出模塊連接；

以及，維持電容，連接于所述第一控制晶體管的柵極和所述第一控制晶體管的第二極之間。

實施時，所述輸出模塊包括：

第一輸出晶體管，柵極接入所述第一時鐘信號，第一極接入所述第一電平，第二極與所述柵極驅動信號輸出端連接；

第二輸出晶體管，柵極與所述第二控制晶體管的第二極連接，第一極與所述柵極驅動信號輸出端連接，第二極接入所述第二時鐘信號。

實施時，所述開啟晶體管、所述第一控制晶體管、所述第二控制晶體管、所述第一輸出晶體管和所述第二輸出晶體管都為p型晶體管；

所述第一電平為高電平。

實施時，所述開啟晶體管、所述第一控制晶體管、所述第二控制晶體管、所述第一輸出晶體管和所述第二輸出晶體管都為n型晶體管；

所述第一電平為低電平。

本發明還提供了一種陣列基板柵極驅動方法，應用于上述的陣列基板柵極驅動單元，包括：

在每一顯示周期的開啟時間段，開啟模塊在第一時鐘信號的控制下控制來自輸入端的觸發信號輸入控制模塊，輸出模塊在所述第一時鐘信號的控制下控制第一電平輸出至柵極驅動信號輸出端；

在每一顯示周期的輸出時間段，控制模塊在所述第一時鐘信號、第一電平和所述觸發信號的控制下，向輸出模塊輸出第二時鐘信號，輸出模塊將第二時鐘信號輸出至所述柵極驅動信號輸出端；