[發明專利]一種數字延時鎖相環

有效

• 申請號: 201410642995.1
• 申請日: 2014-11-07
• 公開（公告）號: CN104333376B
• 公開（公告）日: 2017-06-30
• 發明（設計）人: 劉琦
• 申請（專利權）人: 北京海爾集成電路設計有限公司
• 主分類號: H03L7/08
• 分類號: H03L7/08
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種數字延時鎖相環，所述數字延時鎖相環包括第一延時單元、第二延時單元、第三延時單元以及控制單元，其特征在于，所述第一延時單元與第二延時單元以及第三延時單元結構完全相同，其中，

所述控制單元經第一寄存器與所述第一延時單元相連接；

所述控制單元經第二寄存器與所述第二延時單元相連接；

所述第一延時單元與所述第二延時單元直接相連接；

所述控制單元還與所述第二延時單元直接相連接，以便從所述第二延時單元接收反饋時鐘信號CLK_FB；

所述控制單元經第三寄存器與所述第三延時單元相連接；

所述控制單元與所述第一延時單元、所述第三延時單元具有共同的輸入端，用于輸入時鐘輸入信號CLK_IN；

所述第三延時單元具有輸出端，用于輸出時鐘輸出信號CLK_OUT；

所述控制單元首先經兩級D觸發器用CLK_IN對CLK_FB進行采樣，然后根據采樣結果來設置分別用于輸出至第一寄存器、第二寄存器、第三寄存器的延時調整信號，以改變對應的第一延時單元、第二延時單元、第三延時單元的延時。

2.根據權利要求1所述的數字延時鎖相環，其特征在于：所述控制單元包括依次級聯的第一D觸發器、第二D觸發器，以及延時調整單元，所述第一D觸發器用于輸入時鐘輸入信號CLK_IN、反饋時鐘信號CLK_FB，并且向所述第二D觸發器輸出第一信號，所述第二D觸發器還用于接收時鐘輸入信號CLK_IN，并且向所述延時調整單元輸出第二信號，所述延時調整單元根據所述第二信號來設置分別用于輸出至第一寄存器、第二寄存器、第三寄存器的延時調整信號，以改變對應的第一延時單元、第二延時單元、第三延時單元的延時。

3.根據權利要求1或2之一所述的數字延時鎖相環，其特征在于：所述第一延時單元、第二延時單元，或者第三延時單元由多個級聯的緩存單元和若干樹形二選一選通單元構成。

4.根據權利要求3所述的數字延時鎖相環，其特征在于：所述第一延時單元、第二延時單元，或者第三延時單元由33個級聯的緩存單元和多個樹形二選一選通單元構成。

5.根據權利要求4所述的數字延時鎖相環，其特征在于：所述樹形二選一選通單元的通路由輸入控制信號控制。

6.根據權利要求5所述的數字延時鎖相環，其特征在于：所述輸入控制信號由5比特組成。