[發(fā)明專利]具有雙功函數(shù)掩埋柵電極的晶體管及其制造方法

有效

• 申請?zhí)枺?/td>: 201410641409.1
• 申請日: 2014-11-13
• 公開（公告）號: CN104810390B
• 公開（公告）日: 2019-07-26
• 發(fā)明（設計）人: 吳泰京;金秀浩;李桭烈
• 申請（專利權(quán)）人: 愛思開海力士有限公司
• 主分類號: H01L29/423
• 分類號: H01L29/423;H01L21/336;H01L21/28;H01L27/105
• 代理公司: 北京弘權(quán)知識產(chǎn)權(quán)代理事務所(普通合伙) 11363
• 代理人: 俞波;許偉群

1.一種晶體管，包括：

源極區(qū)和漏極區(qū)，其分開地形成在襯底中；

溝槽，其被限定在所述源極區(qū)和所述漏極區(qū)之間的所述襯底中；以及

柵電極，其形成在所述溝槽中，

其中，所述柵電極包括：

氮化鈦電極，其填充所述溝槽的底部；

金屬電極，其形成在所述溝槽中、位于所述氮化鈦電極之上；以及

摻雜有多晶硅的內(nèi)襯電極，其設置在所述氮化鈦電極和金屬電極之間，

其中，所述摻雜有多晶硅的內(nèi)襯電極延伸至所述金屬電極的第一側(cè)壁和源極區(qū)之間，

其中，所述摻雜有多晶硅的內(nèi)襯電極延伸至所述金屬電極的第二側(cè)壁和漏極區(qū)之間，以及

其中，所述摻雜有多晶硅的內(nèi)襯電極包圍所述金屬電極的第一側(cè)壁、第二側(cè)壁以及底部。

2.如權(quán)利要求1所述的晶體管，還包括阻擋層，其被設置在所述摻雜有多晶硅的內(nèi)襯電極和所述金屬電極之間。

3.如權(quán)利要求1所述的晶體管，其中，所述氮化鈦電極具有第一功函數(shù)，而所述摻雜有多晶硅的內(nèi)襯電極具有比所述第一功函數(shù)更低的第二功函數(shù)。

4.如權(quán)利要求1所述的晶體管，其中，所述氮化鈦電極具有比硅的中間能隙功函數(shù)更高的第一功函數(shù)，而所述摻雜有多晶硅的內(nèi)襯電極具有比所述硅的中間能隙功函數(shù)更低的第二功函數(shù)。

5.如權(quán)利要求1所述的晶體管，其中，所述金屬電極包括含金屬材料，而所述摻雜有多晶硅的內(nèi)襯電極具有比所述氮化鈦電極更低的功函數(shù)。

6.如權(quán)利要求1所述的晶體管，其中，所述摻雜有多晶硅的內(nèi)襯電極摻雜有N型雜質(zhì)，并且

其中，所述摻雜有多晶硅的內(nèi)襯電極具有比氮化鈦電極更低的功函數(shù)。

7.如權(quán)利要求2所述的晶體管，其中，所述金屬電極具有比所述氮化鈦電極、所述阻擋層和所述摻雜有多晶硅的內(nèi)襯電極更低的電阻率。

8.如權(quán)利要求1所述的晶體管，

其中，所述柵電極位于比所述襯底的頂表面更低的水平處，以及

其中，所述晶體管還包括：

覆蓋層，其在所述柵電極之上；以及

柵電介質(zhì)層，其在所述柵電極和所述溝槽的表面之間。

9.如權(quán)利要求1所述的晶體管，還包括：

隔離層，其形成在襯底中以限定有源區(qū)，

其中，所述源極區(qū)和所述漏極區(qū)形成在所述有源區(qū)中且彼此分開，以及

其中，所述溝槽被限定在所述源極區(qū)和所述漏極區(qū)之間的所述有源區(qū)中，且延伸至所述隔離層中。

10.如權(quán)利要求9所述的晶體管，還包括：

凹陷區(qū)，其位于所述隔離層中所述溝槽之下；以及

鰭區(qū)，其形成在所述有源區(qū)中所述溝槽之下，其中，所述鰭區(qū)的側(cè)壁通過所述凹陷區(qū)暴露出，

其中，所述柵電極覆蓋所述鰭區(qū)，并且

其中，所述氮化鈦電極覆蓋所述鰭區(qū)的頂部和側(cè)壁，同時填充所述凹陷區(qū)。