[發明專利]溝槽隔離結構的形成方法有效
| 申請號: | 201410640608.0 | 申請日: | 2014-11-13 |
| 公開(公告)號: | CN105655284B | 公開(公告)日: | 2019-03-29 |
| 發明(設計)人: | 趙猛 | 申請(專利權)人: | 中芯國際集成電路制造(上海)有限公司 |
| 主分類號: | H01L21/762 | 分類號: | H01L21/762 |
| 代理公司: | 北京集佳知識產權代理有限公司 11227 | 代理人: | 應戰;駱蘇華 |
| 地址: | 201203 *** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 溝槽 隔離 結構 形成 方法 | ||
1.一種溝槽隔離結構的形成方法,其特征在于,包括:
提供襯底,所述襯底表面具有掩膜層,所述掩膜層暴露出部分襯底表面;
以所述掩膜層為掩膜,刻蝕所述襯底,在所述襯底內形成溝槽;
在所述溝槽的側壁和底部表面形成襯墊層;
在形成所述襯墊層之后,對所述掩膜層的側壁進行刻蝕,暴露出所述溝槽周圍的部分襯底表面;
在對所述掩膜層的側壁進行刻蝕之后,以所述掩膜層和襯墊層為掩膜,在所暴露出的襯底表面摻雜改性離子,所述改性離子包括碳離子和氮離子,在所暴露出的襯底表面形成阻擋層,且所述阻擋層位于包圍所述溝槽頂部的襯底表面;
在形成阻擋層之后,在所述襯墊層表面形成填充滿溝槽的隔離層。
2.如權利要求1所述的溝槽隔離結構的形成方法,其特征在于,所述碳離子的摻雜濃度為1e19/cm3~1e20/cm3;所述氮離子的摻雜濃度為1e20/cm3~1e21/cm3。
3.如權利要求2所述的溝槽隔離結構的形成方法,其特征在于,所述改性離子還包括硼離子、銦離子、磷離子或砷離子;所述硼離子、銦離子、磷離子或砷離子的摻雜濃度為1e18/cm3~1e19/cm3。
4.如權利要求3所述的溝槽隔離結構的形成方法,其特征在于,形成所述改性離子的摻雜氣體包括:BF2、AsH2、B10H14、B18H22、BCl2、C2B10H12、C2B10H14、PH2中的一種或多種。
5.如權利要求1所述的溝槽隔離結構的形成方法,其特征在于,所述阻擋層位于所述襯底內。
6.如權利要求5所述的溝槽隔離結構的形成方法,其特征在于,在所暴露出的襯底表面摻雜改性離子的工藝包括離子注入工藝,所述離子注入工藝的參數包括:摻雜能量1K~10KeV,摻雜深度2nm~20nm,摻雜角度0°~45°。
7.如權利要求1所述的溝槽隔離結構的形成方法,其特征在于,所述阻擋層位于所述襯底表面。
8.如權利要求7所述的溝槽隔離結構的形成方法,其特征在于,在所暴露出的襯底表面摻雜改性離子的工藝包括:采用外延沉積工藝在所暴露出的襯底表面形成初始阻擋層;采用原位摻雜工藝在所述初始阻擋層內摻雜所述改性離子。
9.如權利要求1所述的溝槽隔離結構的形成方法,其特征在于,所述掩膜層的材料為氮化硅。
10.如權利要求1所述的溝槽隔離結構的形成方法,其特征在于,所述掩膜層包括:位于襯底表面的第一氮化硅層、位于第一氮化硅層表面的氧化硅層、以及位于所述氧化硅層表面的第二氮化硅層。
11.如權利要求10所述的溝槽隔離結構的形成方法,其特征在于,所述第一氮化硅層的厚度為4納米~10納米;所述氧化硅層的厚度為1.5納米~3納米。
12.如權利要求1所述的溝槽隔離結構的形成方法,其特征在于,對所述掩膜層的側壁進行刻蝕的厚度為3納米~10納米。
13.如權利要求1所述的溝槽隔離結構的形成方法,其特征在于,對所述掩膜層的側壁進行刻蝕的工藝為各向同性的干法刻蝕工藝或濕法刻蝕工藝。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中芯國際集成電路制造(上海)有限公司,未經中芯國際集成電路制造(上海)有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201410640608.0/1.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





