[發(fā)明專利]一種維持電壓可調(diào)的靜電放電保護(hù)電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201410637764.1
• 申請(qǐng)日: 2014-11-06
• 公開(kāi)（公告）號(hào): CN104392983B
• 公開(kāi)（公告）日: 2017-02-15
• 發(fā)明（設(shè)計(jì)）人: 王源;郭海兵;陸光易;張立忠;賈嵩;張興
• 申請(qǐng)（專利權(quán)）人: 北京大學(xué)
• 主分類號(hào): H01L23/60
• 分類號(hào): H01L23/60
• 代理公司: 北京路浩知識(shí)產(chǎn)權(quán)代理有限公司11002
• 代理人: 薛晨光

1.一種維持電壓可調(diào)的靜電放電保護(hù)電路，包括瞬態(tài)觸發(fā)模塊以及泄放器件可控硅，其特征在于，

所述維持電壓可調(diào)的靜電放電保護(hù)電路還包括，維持電壓調(diào)節(jié)模塊，用以調(diào)節(jié)維持電壓；

所述維持電壓調(diào)節(jié)模塊，與所述可控硅相連，包括：電阻R₂、電容C₂、反相器INV₁、以及PMOS晶體管M_p1和M_P2；

其中，所述電阻R₂的一端與電源管腳V_DD相連，電阻R₂的另一端與所述電容C₂的上極板相連；所述電容C₂的下極板接地；所述反相器INV₁的輸入端與所述電容C₂的上極板相連，所述反相器INV₁的輸出端與所述PMOS晶體管M_p1和M_p2的柵極相連；所述PMOS晶體管M_p1的源極與所述電源管腳V_DD相連，所述PMOS晶體管M_p1的漏極與所述PMOS晶體管M_p2的源極相連；所述PMOS晶體管M_p2的漏極與所述瞬態(tài)觸發(fā)模塊中NMOS晶體管M_n1的漏極相連。

2.根據(jù)權(quán)利要求1所述的維持電壓可調(diào)的靜電放電保護(hù)電路，其特征在于，所述瞬態(tài)觸發(fā)模塊根據(jù)探測(cè)到的脈沖上升時(shí)間，判定所述脈沖是否滿足靜電放電沖擊的瞬態(tài)判定條件；若是，則發(fā)送第一響應(yīng)信號(hào)至所述可控硅，用以打開(kāi)所述可控硅。

3.根據(jù)權(quán)利要求1所述的維持電壓可調(diào)的靜電放電保護(hù)電路，其特征在于，所述維持電壓調(diào)節(jié)模塊根據(jù)所述電源管腳V_DD是否上電，以及探測(cè)到的所述上升時(shí)間是否滿足靜電放電沖擊的瞬態(tài)判定條件；若二者為是，則發(fā)送第二響應(yīng)信號(hào)，用以調(diào)節(jié)維持電壓。

4.根據(jù)權(quán)利要求1所述的維持電壓可調(diào)的靜電放電保護(hù)電路，其特征在于，所述瞬態(tài)觸發(fā)模塊包括：電容C₁、電阻R₁以及NMOS晶體管M_n1；

其中，所述電容C₁的上極板與所述電源管腳V_DD相連，所述電容C₁的下極板與所述電阻R₁的一端相連；所述電阻R₁的另一端接地；所述NMOS晶體管的柵極與所述電容C₁的下極板相連，所述NMOS晶體管的源極接地。

5.根據(jù)權(quán)利要求1所述的維持電壓可調(diào)的靜電放電保護(hù)電路，其特征在于，所述可控硅的N阱與所述PMOS晶體管M_p2的漏極相連，所述可控硅的N阱引出端N+與所述PMOS晶體管M_p2的源極相連，所述可控硅的N阱引出端P+與所述電源管腳V_DD相連，所述可控硅的P型襯底的N+和P+引出端接地。

6.根據(jù)權(quán)利要求1所述的維持電壓可調(diào)的靜電放電保護(hù)電路，其特征在于，所述反相器INV₁的內(nèi)部NOMS晶體管的源極接地，所述反相器INV₁內(nèi)部PMOS晶體管的源極與所述電源管腳V_DD相連；且所述反相器INV₁的內(nèi)部NOMS晶體管，與所述反相器INV₁的內(nèi)部POMS晶體管尺寸不相等。

7.根據(jù)權(quán)利要求1所述的維持電壓可調(diào)的靜電放電保護(hù)電路，其特征在于，R₂C₂時(shí)間常數(shù)大于R₁C₁時(shí)間常數(shù)。