[發明專利]基于混合型分數階積分電路模塊的0.4 階含y方Lorenz混沌系統電路實現

在審

• 申請號: 201410633075.3
• 申請日: 2014-11-11
• 公開（公告）號: CN104410484A
• 公開（公告）日: 2015-03-11
• 發明（設計）人: 胡春華
• 申請（專利權）人: 胡春華
• 主分類號: H04L9/00
• 分類號: H04L9/00
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種混合型分數階積分電路模塊，其特征是在于：電阻Rx與電容Cx并聯，形成第一部分，第一部分與電阻Ry串聯后再與電容Cy并聯，形成第二部分，前兩部分與電阻Rz串聯后再與電容Cz并聯，形成第三部分，前三部分與電阻Rw串聯后再與電容Cw并聯，形成第四部分，前四部分與電阻Ru串聯后再與電容Cu并聯，形成第五部分，前五部分與電阻Rv串聯后再與電容Cv并聯，形成第六部分，輸出引腳A接第一部分，輸出引腳B接第六部分。?

2.根據權利要求1所述一種混合型分數階積分電路模塊，其特征在于：所述電阻Rx由電位器Rx1和電阻Rx2、Rx3、Rx4、Rx5串聯組成，所述電容Cx由電容Cx1、Cx2、Cx3、Cx4并聯組成；所述電阻Ry由電位器Ry1和電阻Ry2、Ry3、Ry4、Ry5串聯組成，所述電容Cy由電容Cy1、Cy2、Cy3、Cy4，并聯組成；所述電阻Rz由電位器Rz1和電阻Rz2、Rz3、Rz4、Rz5串聯組成，所述電容Cz由電容Cz1、Cz2、Cz3、Cz4并聯組成；所述電阻Rw由電位器Rw1和電阻Rw2、Rw3、Rw4、Rw5串聯組成，所述電容Cw由電容Cw1、Cw2、Cw3、Cw4并聯組成；所述電阻Ru由電位器Ru1和電阻Ru2、Ru3、Ru4、Ru5串聯組成，所述電容Cu由電容Cu1、Cu2、Cu3、Cu4并聯組成；所述電阻Rv由電位器Rv1和電阻Rv2、Rv3、Rv4、Rv5串聯組成，所述電容Cv由電容Cv1、Cv2、Cv3、Cv4并聯組成。?

3.根據權利要求1所述一種混合型分數階積分電路模塊，所述0.4階積分電路模塊，其特征在于：所述電阻Rx＝2.4M，所述電位器Rx1＝0K，所述電阻Rx2＝2M、Rx3＝200K、Rx4＝200K、Rx5＝0K，所述電容Cx＝16.370uF，所述電容Cx1＝10uF、Cx2＝4.7uF、Cx3＝1uF、Cx4＝680nF；所述電阻Ry＝1.994M，所述電位器Ry1＝4K,所述電阻Ry2＝1M、Ry3＝510K、Ry4＝470K、Ry5＝10K，所述電容Cy＝3.8810uF，所述電容Cy1＝3.3uF、Cy2＝470nF、Cy3＝100nF、Cy4＝10nF；所述電阻Rz＝1.021M，所述電位器Rz1＝0K和所述電阻Rz2＝1M、Rz3＝20K、Rz4＝1K、Rz5＝0K，所述電容Cz＝1.1800uF，所述電容Cz1＝1uF、Cz2＝100nF、Cz3＝47nF、Cz4＝33nF；所述電阻Rw＝0.4855M，所述電位器Rw1＝4.5K和所述電阻Rw2＝200K、Rw3＝200K、Rw4＝51K、Rw5＝30K，所述電容Cw＝0.3760uF，所述電容Cw1＝330nF、Cw2＝47nF、Cw3懸空、Cw4懸空；所述電阻Ru＝0.24M，所述電位器Ru1＝0K和所述電阻Ru2＝200K、Ru3＝20K、Ru4＝20K、Ru5＝0K，所述電容Cu＝130.4nF，所述電容Cu1＝200nF、Cu2＝22nF、Cu3＝4.7nF、Cu4＝3.3nF；所述電阻Rv＝0.1696M，所述電位器Rv1＝3.5K和所述電阻Rv2＝100K、Rv3＝51K、Rv4＝10K、Rv5＝5.1K，所述電容Cv＝28.18nF，所述電容Cv1＝22nF、Cv2＝6.8nF、Cv3懸空、Cv4懸空。?

4.基于混合型分數階積分電路模塊的0.4階含y方的Lorenz混沌系統電路，其特征在于：?

(1)含y方的Lorenz混沌系統的數學模型i：?

(2)一個含y方的0.4階Lorenz混沌系統的數學模型ii為：?

(3)根據0.4階含y方的Lorenz混沌系統的數學模型ii構造模擬電路，利用運算放大器U1、運算放大器U2及電阻和0.4階積分電路模塊U5、0.4階積分電路模塊U6、0.4階積分電路模塊U7構成反相加法器和反相0.4階積分器，利用乘法器U3和乘法器U4實現乘法運算，所述運算放大器U1和運算放大器U2采用LF347N，所述乘法器U3和乘法器U4采用AD633JN；?

所述運算放大器U1連接運算放大器U2、乘法器U3、乘法器U4和0.4階積分電路模塊U5、0.4階積分電路模塊U6，所述運算放大器U2連接乘法器U3、乘法器U4和0.4階積分電路模塊U7，所述乘法器U3連接運算放大器U1，所述乘法器U4連接運算放大器U2；?

所述運算放大器U1的第1引腳通過電阻R7與U1的第6引腳相接，第2引腳通過電阻R6與第1引腳相接，第3、5、10、12引腳接地，第4引腳接VCC，第11引腳接VEE，第6引腳接混合型分數階積分電路U7的A引腳，第7引腳接輸出y,通過電阻R1與第13引腳相接，通過電阻R8與第6引腳相接，接混合型分數階積分電路U8的B引腳，接乘法器U4的第1、3引腳，第8引腳接輸出x,通過電阻R4與第9引腳相接，通過電阻R5與第2引腳相接，接乘法器U3的第1引腳，接混合型分數階積分電路U6的B引腳，第9引腳接混合型分數階積分電路U5的A引腳，第13引腳通過電阻R2與第14引腳相接，第14引腳通過電阻R3與第9引腳相接；?

所述運算放大器U2的第1、2、6、7引腳懸空，第3、5、10、12引腳接地，第4引腳接VCC，第11引腳接VEE，第8引腳輸出z，通過電阻R12與第9引腳相接，接乘法器U3的第3引腳，接接混合型分數階積分電路U10的B引腳，第9引腳接混合型分數階積分電路?U9的A引腳，第13引腳通過電阻R10接第14引腳，第14引腳通過電阻R13接第9引腳；?

所述乘法器U3的第1引腳接U1的第8腳，第3引腳接U2的第8引腳，第2、4、6引腳均接地，第5引腳接VEE，第7引腳通過電阻R9接U1第6引腳，第8引腳接VCC；?

所述乘法器U4的第1引腳接U1的第8腳，第3引腳接U1的第7腳，第2、4、6引腳均接地，第5引腳接VEE，第7引腳通過電阻R11接U2第13引腳，第8引腳接VCC；?

所述0.4階積分電路模塊U5的A引腳接運算放大器U1的第9引腳，B引腳接接運算放大器U1的第8引腳；?

所述0.4階積分電路模塊U6的A引腳接運算放大器U1的第6引腳，B引腳接接運算放大器U1的第7引腳；?

所述0.4階積分電路模塊U7的A引腳接運算放大器U2的第9引腳，B引腳接接運算放大器U2的第8引腳。?