[發(fā)明專利]一種改善鎖相調(diào)頻電路寬帶調(diào)制平坦度的數(shù)字處理裝置

有效

• 申請?zhí)枺?/td>: 201410627415.1
• 申請日: 2014-11-10
• 公開（公告）號: CN104378107A
• 公開（公告）日: 2015-02-25
• 發(fā)明（設(shè)計(jì)）人: 孫文友;段哲民;祝小平;宋祖勛;胡永紅;張小林
• 申請（專利權(quán)）人: 西北工業(yè)大學(xué)
• 主分類號: H03L7/08
• 分類號: H03L7/08;H03L7/18;H03B5/04
• 代理公司: 西北工業(yè)大學(xué)專利中心 61204
• 代理人: 顧潮琪

技術(shù)領(lǐng)域

本發(fā)明涉及數(shù)字信號處理技術(shù)，尤其是關(guān)于鎖相調(diào)頻電路基帶信號處理的數(shù)字處理裝置。

背景技術(shù)

在公知的兩點(diǎn)注入鎖相調(diào)頻電路中基帶處理電路是由運(yùn)算放大器和集中參數(shù)元器件等組成的模擬積分器電路。模擬積分器的積分時(shí)間常數(shù)由電路中的電阻、電容決定，電阻、電容值隨環(huán)境溫度和使用時(shí)間而變化，故模擬積分器的積分時(shí)間常數(shù)也隨環(huán)境溫度和使用時(shí)間，稱之為模擬積分器積分時(shí)間常數(shù)的溫度漂移和時(shí)間漂移。模擬積分器的積分時(shí)間常數(shù)的溫度漂移和時(shí)間漂移，將影響鎖相調(diào)頻電路的寬帶調(diào)制的平坦特性。

發(fā)明內(nèi)容

為了克服現(xiàn)有技術(shù)的不足，本發(fā)明提供一種改善鎖相調(diào)頻電路寬帶調(diào)制平坦特性的數(shù)字處理裝置。該數(shù)字處理裝置能改善鎖相調(diào)頻電路對基帶信號低頻分量的響應(yīng)穩(wěn)定性，使鎖相調(diào)頻電路具有平坦特性穩(wěn)定的寬帶調(diào)制性能。

本發(fā)明解決其技術(shù)問題所采用的技術(shù)方案是：包括高速A/D轉(zhuǎn)換器、FPGA可編程邏輯器件、高速D/A轉(zhuǎn)換器A、高速D/A轉(zhuǎn)換器B和模擬低通濾波器。

所述的FPGA可編程邏輯器件內(nèi)包含基帶信號處理模塊和低通濾波模塊；所述的基帶信號處理模塊接收原始基帶信號和原始基帶信號時(shí)鐘，對原始基帶信號進(jìn)行緩存濾波處理產(chǎn)生基帶信號A，并將基帶信號A輸出至高速A/D轉(zhuǎn)換器；基帶信號處理模塊接收高速A/D轉(zhuǎn)換器輸出的A/D量化數(shù)據(jù)并分為兩路，一路A/D量化數(shù)據(jù)直接輸出至低通濾波器模塊，另一路A/D量化數(shù)據(jù)進(jìn)行延時(shí)后輸出至高速D/A轉(zhuǎn)換器B；所述的基帶信號處理模塊為高速A/D轉(zhuǎn)換器、高速D/A轉(zhuǎn)換器A、高速D/A轉(zhuǎn)換器B和低通濾波器模塊提供系統(tǒng)時(shí)鐘；所述的低通濾波模塊對A/D量化數(shù)據(jù)進(jìn)行低通濾波后輸出至高速D/A轉(zhuǎn)換器A，并配置鎖相調(diào)頻電路中頻率合成器芯片的內(nèi)部寄存器；所述的高速D/A轉(zhuǎn)換器A把來自低通濾波模塊的數(shù)據(jù)轉(zhuǎn)換成基帶信號B，通過模擬低通濾波器濾除鏡像頻率信號，轉(zhuǎn)換為基帶信號C輸出到鎖相調(diào)頻電路中的環(huán)路低通濾波器；所述的高速D/A轉(zhuǎn)換器B把來自基帶信號處理模塊的A/D量化數(shù)據(jù)轉(zhuǎn)換成基帶信號D，輸出至鎖相調(diào)頻電路中的壓控振蕩器的電壓調(diào)諧端。

所述的低通濾波模塊中，低通濾波器3dB通帶截止頻率f滿足f＝2πN/k_vk_d，其中N為鎖相調(diào)頻電路中鎖相環(huán)的分頻比，k_v為鎖相調(diào)頻電路中壓控振蕩器的電調(diào)靈敏度，k_d為鎖相調(diào)頻電路中頻率合成器芯片的鑒相靈敏度。

本發(fā)明還包括基準(zhǔn)電壓源，所述的基準(zhǔn)電壓源輸出端連接高速D/A轉(zhuǎn)換器A和高速D/A轉(zhuǎn)換器B的電壓參考端，提供相同的基準(zhǔn)電壓。

本發(fā)明的有益效果是：由于采用了溫度漂移和時(shí)間漂移小、但精度高的數(shù)字處理裝置，改善了鎖相調(diào)頻電路寬帶調(diào)制平坦特性隨溫度和使用時(shí)間變化的影響。本發(fā)明克服了現(xiàn)有技術(shù)寬帶調(diào)制平坦特性隨溫度漂移和時(shí)間漂移的影響。

附圖說明

圖1是本發(fā)明的結(jié)構(gòu)示意圖；

圖中，1-高速A/D轉(zhuǎn)換器，2-FPGA可編程邏輯器件，3-高速D/A轉(zhuǎn)換器A，4-模擬低通濾波器，5-高速D/A轉(zhuǎn)換器B，6-頻率參考源，7-頻率合成器芯片，8-環(huán)路低通濾波器，9-壓控振蕩器，10-數(shù)字處理裝置，11-鎖相調(diào)頻電路，12-寬帶調(diào)頻信號，13-基帶信號B，14-基帶信號A，15-高速A/D轉(zhuǎn)換器系統(tǒng)時(shí)鐘，16-A/D量化數(shù)據(jù)，17-低通濾波后數(shù)據(jù)，18-高速D/A轉(zhuǎn)換器A系統(tǒng)時(shí)鐘，19-高速D/A轉(zhuǎn)換器B系統(tǒng)時(shí)鐘，20-延時(shí)處理后的A/D量化數(shù)據(jù)，21-原始基帶信號時(shí)鐘，22-原始基帶信號，23-基帶信號C，24-基帶信號D，25-基準(zhǔn)電壓源。

具體實(shí)施方式

下面結(jié)合附圖和實(shí)施例對本發(fā)明進(jìn)一步說明，本發(fā)明包括但不僅限于下述實(shí)施例。

本發(fā)明采用數(shù)字處理裝置和公知的鎖相調(diào)頻電路。所述數(shù)字處理裝置包括高速A/D轉(zhuǎn)換器，F(xiàn)PGA可編程邏輯器件，高速D/A轉(zhuǎn)換器A，高速D/A轉(zhuǎn)換器B，模擬低通濾波器，基準(zhǔn)電壓源等。

所述的FPGA可編程邏輯器件與高速A/D轉(zhuǎn)換器、高速D/A轉(zhuǎn)換器A、高速D/A轉(zhuǎn)換器B、壓控振蕩器及頻率合成器芯片連接。FPGA可編程邏輯器的IO口與高速D/A轉(zhuǎn)換器A、高速D/A轉(zhuǎn)換器B的數(shù)字輸入端為一對一連接，即FPGA可編程邏輯器件的一個(gè)IO口連接一位高速D/A轉(zhuǎn)換器的數(shù)字輸入端；FPGA可編程邏輯器的IO口與高速A/D轉(zhuǎn)換器的數(shù)字輸出端一對一連接。