[發明專利]半導體器件的形成方法有效
| 申請號： | 201410618097.2 | 申請日： | 2014-11-05 |
| 公開（公告）號： | CN105575815B | 公開（公告）日： | 2018-06-05 |
| 發明（設計）人： | 何志斌;景旭斌 | 申請（專利權）人： | 上海華力微電子有限公司 |
| 主分類號： | H01L21/336 | 分類號： | H01L21/336;H01L21/28 |
| 代理公司： | 北京集佳知識產權代理有限公司 11227 | 代理人： | 蔡杰赟;駱蘇華 |
| 地址： | 201203 上海浦*** | 國省代碼： | 上海;31 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 柵電極層 側墻材料層 肩部 半導體器件 硬掩膜層 柵極結構 半導體襯底表面 柵介質層 襯底 去除 半導體 干法刻蝕工藝 柵極結構表面 柵極結構側壁 材料形成 殘余缺陷 側壁表面 頂表面 氧化層 側墻 刻蝕 鍺硅 暴露 覆蓋 | ||
1.一種半導體器件的形成方法，包括：
提供半導體襯底，在所述半導體襯底上形成柵極結構，所述柵極結構包括柵介質層、位于柵介質層上的柵電極層和位于柵電極層上的硬掩膜層；
在所述柵電極層的側壁表面形成氧化層；
刻蝕所述硬掩膜層，去除所述硬掩膜層的一部分以暴露出所述柵電極層的肩部；
形成覆蓋所述半導體襯底表面、柵極結構表面和柵電極層肩部的側墻材料層，所述側墻材料層與所述肩部接觸的部分至少部分地利用所述肩部的材料形成；以及
采用干法刻蝕工藝去除位于所述半導體襯底表面和硬掩膜層頂表面的側墻材料層，位于所述柵極結構側壁表面的側墻材料層形成側墻。
2.如權利要求1所述的半導體器件的形成方法，其特征在于，所述柵介質層的材料為氧化硅，柵電極層的材料為多晶硅，硬掩膜層的材料為氮化硅。
3.如權利要求2所述的半導體器件的形成方法，其特征在于，所述氧化層通過對所述柵電極層的氧化形成。
4.如權利要求1所述的半導體器件的形成方法，其特征在于，所述氧化層的厚度為
5.如權利要求1所述的半導體器件的形成方法，其特征在于，刻蝕所述硬掩膜層采用干法刻蝕，刻蝕氣體包括CF4，流量為100sccm～200sccm，刻蝕功率為500W，刻蝕氣壓為3mTorr。
6.如權利要求1所述的半導體器件的形成方法，其特征在于，所述硬掩膜層的水平刻蝕寬度為垂直刻蝕厚度為
7.如權利要求1所述的半導體器件的形成方法，其特征在于，所述側墻材料層為氮化硅。
8.如權利要求7所述的半導體器件的形成方法，其特征在于，所述側墻材料層的厚度為采用爐管擴散工藝形成，工藝溫度為400℃～700℃。
9.如權利要求1所述的半導體器件的形成方法，其特征在于，還包括：
形成覆蓋所述半導體襯底表面和所述柵極結構的阻擋層；
刻蝕所述柵極結構兩側的阻擋層和半導體襯底，形成凹槽；
在所述凹槽內外延形成鍺硅層。
10.如權利要求9所述的半導體器件的形成方法，其特征在于，所述阻擋層的材料為氮化硅，采用原子層沉積工藝形成，厚度為
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于上海華力微電子有限公司，未經上海華力微電子有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201410618097.2/1.html，轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件；其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置；專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理；集成電路器件或其特殊部件的制造
