[發明專利]半導體器件的形成方法

在審

• 申請號: 201410617386.0
• 申請日: 2014-11-05
• 公開（公告）號: CN105590860A
• 公開（公告）日: 2016-05-18
• 發明（設計）人: 周海鋒
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 蔡杰赟;駱蘇華

技術領域

本發明涉及半導體領域，尤其涉及一種半導體器件的形成方法。

背景技術

在半導體技術中，提高半導體器件的性能是一個重要課題。MOS晶體管 通過在柵極施加電壓，調節通過溝道區域的電流來產生開關信號。隨著半導 體器件關鍵尺寸以及柵極氧化層不斷的縮小，導致載流子的遷移率大大降低， 從而引起器件開態電流的降低并導致器件性能的退化。對于45納米及以下節 點的半導體工藝來說，基于硅材料的關鍵尺寸的簡單縮小，已經無法滿足對 器件性能的要求。

研究發現，鍺材料中的電子遷移率是硅材料中的兩倍，空穴遷移率是硅 材料中的4倍。因此，鍺硅(SiGe)工藝被提出，該工藝可以通過提高載流 子遷移率來提高器件的性能，成為了45納米及以下技術節點中重要和核心的 工藝技術。其中，嵌入式鍺硅源漏技術(EmbeddingSiGe)被用來在溝道中產 生單軸應力來提高PMOS晶體管的空穴遷移率，從而提高它的電流驅動能力。

現有技術的嵌入式鍺硅源漏技術中，通過在PMOS晶體管源漏區域的硅 襯底上刻蝕凹槽，選擇性地外延生長鍺硅層，因為鍺硅晶格常數與硅不匹配， 在垂直溝道的方向上硅晶格受到拉伸產生張應力，沿溝道方向硅晶格受到壓 縮產生壓應力，可以提高PMOS晶體管的電流驅動能力。

但是，現有技術的嵌入式鍺硅源漏技術對半導體器件的性能提升有限。

發明內容

本發明解決的問題是，現有技術的嵌入式鍺硅源漏技術對半導體器件的 性能提升有限。

為解決上述問題，本發明提出了一種半導體器件的形成方法。所述半導 體器件的形成方法包括：提供半導體襯底，所述半導體襯底上具有柵極結構； 刻蝕所述柵極結構兩側的半導體襯底，形成第一凹槽；氧化所述第一凹槽暴 露出的半導體襯底表面，形成氧化層；去除所述氧化層，形成第二凹槽，所 述第二凹槽的體積大于所述第一凹槽的體積。

可選地，所述第二凹槽的邊緣比所述第一凹槽的邊緣更靠近所述半導體 器件的柵極結構下的溝道區域。

可選地，氧化所述第一凹槽暴露出的半導體襯底表面采用氧氣快速熱處 理，其中，氧氣的流量為5sccm～50sccm，氧化溫度為700℃～1000℃。

可選地，氧化所述第一凹槽暴露出的半導體襯底采用HCl、H₂O₂和H₂O 的混合溶液，其中，HCl、H₂O₂和H₂O的體積比為1:1:6～1:2:8，溶液溫度為 50℃～150℃。

可選地，所述氧化層的厚度為

可選地，去除所述氧化層采用包括NF₃和NH₃的氣體。

可選地，所述半導體器件的形成方法還包括：在刻蝕所述柵極結構兩側 半導體襯底前，形成覆蓋所述柵極結構的保護層。

可選地，所述半導體器件的形成方法還包括：在所述第二凹槽內形成鍺 硅層。

可選地，所述半導體器件的形成方法還包括：在所述第二凹槽內形成鍺 硅層之前，采用氫氣烘烤所述第二凹槽表面。

可選地，所述第一凹槽和/或第二凹槽為U型或者Σ型。

與現有技術相比，本發明的技術方案具有以下優點：

本發明實施例的半導體器件的形成方法中，在刻蝕柵極結構兩側的半導 體襯底、形成第一凹槽之后，氧化所述第一凹槽暴露出的半導體襯底表面， 形成氧化層；接著去除所述氧化層，形成第二凹槽，所述第二凹槽的體積大 于所述第一凹槽的體積。后續在所述第二凹槽內填充鍺硅材料，由于所述第 二凹槽的體積大于第一凹槽的體積，鍺硅材料的體積變大，鍺硅材料的邊緣 可以更靠近半導體器件柵極結構下的溝道區域，可以在半導體器件的溝道區 域引入更大的應力，顯著提升半導體器件的性能。此外，上述的氧化去除工 藝還可以去除第一凹槽的刻蝕工藝在半導體襯底表面殘留的雜質和對半導體 襯底表面的損傷，所形成的第二凹槽的表面更清潔，有利于提升后續形成的 鍺硅材料的質量。

附圖說明

圖1-圖5是本發明實施例的PMOS晶體管的形成過程中的中間結構示意 圖。

具體實施方式

由背景技術可知，現有技術的嵌入式鍺硅源漏技術對半導體器件的性能 提升有限。