[發明專利]一種鍺基CMOS的制備方法

在審

• 申請號: 201410616327.1
• 申請日: 2014-11-05
• 公開（公告）號: CN104332442A
• 公開（公告）日: 2015-02-04
• 發明（設計）人: 黃如;林猛;黎明;安霞;趙陽;張冰馨;劉朋強;夏宇軒;張興
• 申請（專利權）人: 北京大學
• 主分類號: H01L21/8238
• 分類號: H01L21/8238
• 代理公司: 北京萬象新悅知識產權代理事務所(普通合伙) 11360
• 代理人: 賈曉玲

技術領域

本發明屬于半導體器件領域，具體涉及一種鍺基CMOS的制備流程。

背景技術

隨著硅基金屬-氧化物-半導體場效應晶體管(MOSFET)幾何尺寸縮小到納米尺度，傳統通過縮小器件尺寸提升性能和集成度的方法正面臨物理和技術的雙重極限考驗。為了進一步提高器件性能，有效方法之一是引入高遷移率溝道材料。由于同時具有較高的電子和空穴遷移率(室溫(300K)下，鍺溝道的電子遷移率是硅的2.4倍，空穴遷移率是硅的4倍)，鍺材料以及鍺基器件成為一種選擇。

但是目前鍺基CMOS制備工藝還不成熟，主要存在以下問題：阱制備困難、溝道與柵介質間的界面質量差、隔離結構制備困難等。對于鍺的N阱和P阱的制備，常用的P型和N型雜質分別為硼(B)和磷(P)。對于B，在鍺中的擴散系數小，無法利用退火的方法使B驅入的鍺中；對于P，在鍺中擴散系數大，長時間的退火會擴散到鍺中的深處，不利于雜質濃度與擴散深度的控制，不利于制備淺結。所以對于鍺基阱的制備，需要利用離子注入的方法，由于阱中雜質在襯底中的分布較深，需要提高注入時離子的能量。又由于鍺的熔點低(～938℃)，注入后無法進行高溫長時間退火實現雜質驅入的工藝。另外，高能離子注入可能會帶來鍺表面的損傷，導致鍺襯底表面粗糙度的退化。對于鍺溝道與柵介質界面質量差的問題：通常采用高K材料作為柵介質，但是將高K材料直接淀積在鍺襯底上，鍺襯底會在高K淀積過程中及后續的熱工藝中被氧化，形成熱穩定性差的GeO_x(x<2)，導致器件性能退化，故需要對襯底表面鈍化處理，抑制淀積柵介質及其后的熱過程中的性能退化。另外，對于鍺基CMOS的制備，需要形成隔離區，但是由于GeO₂的水溶性，及熱不穩定性，無法利用GeO₂作為隔離材料，需要淀積其它材料做為隔離介質。

發明內容

本發明提出了一種適用于鍺基CMOS的制備流程，可以控制阱的深度與阱的摻雜濃度，減小因注入帶來的表面粗糙度退化，并實現鍺基CMOS的隔離結構。

本發明的具體技術方案如下：

一種鍺基CMOS的制備方法，包括如下步驟：

1)鍺基襯底上阱的制備，即N阱和P阱：

1-1)對鍺基襯底進行清洗，在鍺基襯底上淀積注入掩蔽層；

1-2)注入所需的雜質并激活；

1-3)去除注入掩蔽層；

2)隔離結構形成：

2-1)場區隔離槽形成；

2-2)場區氧化物淀積；

3)MOS結構形成：

3-1)有源區開孔，用犧牲氧化的方法改善襯底表面粗糙度；

3-2)淀積柵介質；

3-3)淀積柵電極；

4)源、漏及接觸形成：

4-1)形成側墻結構；

4-2)源、漏注入及激活；

4-3)隔離層淀積、開孔、淀積接觸金屬。

步驟1-1)中，鍺基襯底可以是體Ge襯底、硅上外延鍺(Germanium-on-silicon)襯底或GeOI(Germanium?on?Insulator)襯底等。所述鍺基襯底不摻雜或者輕摻雜，摻雜濃度<1×15cm^-3；在淀積注入掩蔽層前，對鍺基襯底表面進行清洗，以去除表面沾污和自然氧化層。注入掩蔽層材料有SiO₂、Al₂O₃或Y₂O₃等，其厚度為5～20nm。掩蔽層材料淀積方法有ALD、PVD、MBE、PLD、MOCVD、PECVD或ICPCVD等。

步驟1-2)中，對于制備P阱，需要注入硼離子；對于制備N阱，需要注入磷離子；注入劑量與能量根據需要的阱的深度與濃度而定。對于硼，注入劑量為5×10¹⁰～1×10¹⁴cm^-2，注入能量為30keV～120keV；對于磷，注入劑量為5×10¹⁰～1×10¹⁴cm^-2，注入能量為50keV～180keV。注入所需的雜質時，采用兩次注入的方法：一次高能量注入，使雜質注入到襯底中的較深區域；一次低能量注入，使雜質注入到接近襯底表面的區域。一般采用具有一定傾斜角度的注入，一般是7°注入。對于阱中雜質的激活，在N₂氣氛進行500℃60s的退火。

步驟1-3)中，用稀釋的HF去掉注入的掩蔽層，HF:H₂O＝1:30。