[發(fā)明專利]一種在半導體器件中形成n型埋層的方法

有效

• 申請?zhí)枺?/td>: 201410614795.5
• 申請日: 2014-11-05
• 公開（公告）號: CN104392912B
• 公開（公告）日: 2017-11-10
• 發(fā)明（設計）人: 王思亮;胡強;張世勇
• 申請（專利權(quán)）人: 中國東方電氣集團有限公司
• 主分類號: H01L21/265
• 分類號: H01L21/265;H01L21/02
• 代理公司: 成都天嘉專利事務所(普通合伙)51211
• 代理人: 蘇丹

1.一種在半導體器件中形成n型埋層的方法，其特征步驟在于：

a.半導體器件結(jié)構(gòu)包括第一導電類型半導體襯底（110），第一導電類型半導體襯底（110）包含正面（120）和背面（130），所述正面（120）包括半導體器件的第一半導體結(jié)構(gòu)（220）；

a步驟中的半導體襯底為IV族的單質(zhì)或化合物半導體、III-V族的二元或者多元化合物半導體、II-VI族的二元或者多元化合物半導體以及氧化物半導體材料；所述IV族的單質(zhì)或化合物半導體、III-V族的二元或者多元化合物半導體、II-VI族的二元或者多元化合物半導體以及氧化物半導體材料均可用本發(fā)明的方法形成n型埋層；

a步驟中的第一半導體結(jié)構(gòu)（220）為一個或多個p-n結(jié)、一個或多個金屬-半導體結(jié)構(gòu)、一個或多個異質(zhì)結(jié)構(gòu)、一個或多個金屬-氧化物-半導體結(jié)構(gòu)以及這四種結(jié)構(gòu)的任意組合結(jié)構(gòu)；

b.對a步驟中所述第一導電類型半導體襯底（110）的背面（130）進行高能離子注入，注入深度為d；所述高能離子注入能量為10MeV；所述高能離子注入的離子為氫離子、氦離子；所述深度d為10nm；

c.完成b步驟之后，對經(jīng)過高能離子注入的半導體器件進行激活，在半導體器件內(nèi)形成厚度為h的n型埋層（140）；所述厚度h為50μm；

c步驟中所述激活的方式為真空加熱退火激活，第一導電類型半導體襯底（110）溫度為100℃；

d.在第一導電類型半導體襯底（110）的背面（130）形成半導體器件的第二半導體結(jié)構(gòu)（330），形成完整的半導體器件結(jié)構(gòu)；

d步驟中所述第二半導體結(jié)構(gòu)（330）為一個或多個p-n結(jié)、一個或多個金屬-半導體結(jié)構(gòu)、一個或多個異質(zhì)結(jié)構(gòu)、一個或多個金屬-氧化物-半導體結(jié)構(gòu)以及這四種結(jié)構(gòu)的任意組合結(jié)構(gòu)。