[發(fā)明專利]時(shí)鐘切換電路

在審

• 申請(qǐng)?zhí)枺?/td>: 201410608180.1
• 申請(qǐng)日: 2014-11-03
• 公開（公告）號(hào): CN105553447A
• 公開（公告）日: 2016-05-04
• 發(fā)明（設(shè)計(jì)）人: 趙鋒
• 申請(qǐng)（專利權(quán)）人: 上海華虹宏力半導(dǎo)體制造有限公司
• 主分類號(hào): H03K5/01
• 分類號(hào): H03K5/01
• 代理公司: 上海浦一知識(shí)產(chǎn)權(quán)代理有限公司 31211
• 代理人: 郭四華

1.一種時(shí)鐘切換電路，其特征在于，包括：

多路選擇器，所述多路選擇器的輸入端輸入多個(gè)供選擇的輸入時(shí)鐘信號(hào)，所述多 路選擇器的輸出端輸出一個(gè)第一時(shí)鐘信號(hào)，所述第一時(shí)鐘信號(hào)為從多個(gè)所述輸入時(shí)鐘 信號(hào)中選出的一個(gè)；

m位第一D觸發(fā)器，m為大于1的整數(shù)，各所述第一D觸發(fā)器的Q端各輸出1位 控制信號(hào)并組成m位控制信號(hào)輸入到所述多路選擇器的控制端，所述多路選擇器根據(jù) 所述m位控制信號(hào)來切換所述第一時(shí)鐘信號(hào)；各所述第一D觸發(fā)器的D端輸入m位選 擇信號(hào)中的一位，各所述第一D觸發(fā)器的時(shí)鐘端輸入鎖存信號(hào)，在所述鎖存信號(hào)的上 升沿處所述m位控制信號(hào)切換為所述m位選擇信號(hào)的值；

分頻器，所述分頻器對(duì)所述第一時(shí)鐘信號(hào)進(jìn)行分頻并輸出第一分頻信號(hào)；

控制信號(hào)產(chǎn)生電路，所述控制信號(hào)產(chǎn)生電路產(chǎn)生所述鎖存信號(hào)和時(shí)鐘使能信號(hào)， 所述控制信號(hào)產(chǎn)生電路在所述寫入信號(hào)的控制下使所述鎖存信號(hào)設(shè)置為低電平，所述 選擇信號(hào)和所述寫入信號(hào)都由系統(tǒng)在需要進(jìn)行時(shí)鐘切換時(shí)提供；

所述鎖存信號(hào)切換為低電平后，在所述第一分頻信號(hào)和所述鎖存信號(hào)的控制下使 所述時(shí)鐘使能信號(hào)為低電平，所述時(shí)鐘使能信號(hào)為低電平時(shí)所述時(shí)鐘切換電路的輸出 端停止輸出時(shí)鐘信號(hào)；

所述時(shí)鐘使能信號(hào)切換為低電平后，在所述第一分頻信號(hào)控制下使所述鎖存信號(hào) 切換為高電平，并在所述鎖存信號(hào)的上升沿使所述m位第一D觸發(fā)器的所述m位控制 信號(hào)切換為所述m位選擇信號(hào)的值，并使所述第一時(shí)鐘信號(hào)進(jìn)行切換；

所述第一時(shí)鐘信號(hào)切換后，所述第一分頻信號(hào)按照切換后的所述第一時(shí)鐘信號(hào)進(jìn) 行分頻，在頻率切換后的所述第一分頻信號(hào)和所述鎖存信號(hào)的控制下使所述時(shí)鐘使能 信號(hào)切換為高電平，所述時(shí)鐘使能信號(hào)為高電平后所述時(shí)鐘切換電路的輸出端輸出切 換后所述第一時(shí)鐘信號(hào)；通過在所述第一時(shí)鐘信號(hào)切換前后使所述時(shí)鐘使能信號(hào)保持 為低電平消除所述第一時(shí)鐘信號(hào)切換時(shí)的毛刺，所述時(shí)鐘使能信號(hào)保持為低電平由所 述第一分頻信號(hào)控制。

2.如權(quán)利要求1所述的時(shí)鐘切換電路，其特征在于：所述鎖存信號(hào)切換為低電 平后，在所述第一分頻信號(hào)的下降沿和所述鎖存信號(hào)的控制下使所述時(shí)鐘使能信號(hào)為 低電平；

所述時(shí)鐘使能信號(hào)切換為低電平后，在所述第一分頻信號(hào)的上升沿的控制下使所 述鎖存信號(hào)切換為高電平；

所述第一時(shí)鐘信號(hào)切換后，在所述第一分頻信號(hào)頻率切換后的下降沿和所述鎖存 信號(hào)的控制下使所述時(shí)鐘使能信號(hào)切換為高電平。

3.如權(quán)利要求2所述的時(shí)鐘切換電路，其特征在于：所述分頻器為4分頻器。

4.如權(quán)利要求3所述的時(shí)鐘切換電路，其特征在于：所述分頻器包括第二D觸 發(fā)器和第三D觸發(fā)器，所述二D觸發(fā)器的時(shí)鐘端輸入所述第一時(shí)鐘信號(hào)，所述第二D 觸發(fā)器的QB端和D端都連接所述第三D觸發(fā)器的時(shí)鐘端，所述第三D觸發(fā)器的QB端 和D端連接在一起并輸出所述第一分頻信號(hào)。

5.如權(quán)利要求2所述的時(shí)鐘切換電路，其特征在于：所述控制信號(hào)產(chǎn)生電路包 括第四D觸發(fā)器、第五D觸發(fā)器、第六D觸發(fā)器和二輸入異或非門；

所述第四D觸發(fā)器的時(shí)鐘端連接所述第一分頻信號(hào)，所述第四D觸發(fā)器的D端連 接一個(gè)保持為高電平的信號(hào)，所述第四D觸發(fā)器的復(fù)位端連接所述寫入信號(hào)，在所述 寫入信號(hào)的控制下所述第四D觸發(fā)器的Q端復(fù)位為低電平；

所述第四D觸發(fā)器的Q端輸出所述鎖存信號(hào)并連接到所述第五D觸發(fā)器的D端， 所述第五D觸發(fā)器的時(shí)鐘端連接所述第一分頻信號(hào)的反相信號(hào)；

所述第五D觸發(fā)器的Q端連接到所述第六D觸發(fā)器的D端，所述第六D觸發(fā)器的 時(shí)鐘端連接所述第一分頻信號(hào)的反相信號(hào)；

所述二輸入異或非門的兩個(gè)輸入端分別連接所述第五D觸發(fā)器的Q端和所述第六 D觸發(fā)器的Q端，所述二輸入異或非門的輸出端輸出所述時(shí)鐘使能信號(hào)。

6.如權(quán)利要求2所述的時(shí)鐘切換電路，其特征在于：所述時(shí)鐘切換電路還包括 鎖存器和二輸入與門，所述鎖存器的使能端連接所述時(shí)鐘使能信號(hào)，所述鎖存器的時(shí) 鐘端連接所述第一時(shí)鐘信號(hào)的反相信號(hào)，所述二輸入與門的兩個(gè)輸入端分別連接所述 鎖存器的Q端和所述第一時(shí)鐘信號(hào)，所述二輸入與門的輸出端作為所述時(shí)鐘切換電路 的輸出端。