[發(fā)明專利]高效薄膜晶硅太陽電池及其自主能源芯片集成技術

有效

• 申請?zhí)枺?/td>: 201410608127.1
• 申請日: 2014-10-31
• 公開（公告）號: CN104319316A
• 公開（公告）日: 2015-01-28
• 發(fā)明（設計）人: 卞劍濤;端偉元;俞健;劉正新
• 申請（專利權）人: 中國科學院上海微系統(tǒng)與信息技術研究所
• 主分類號: H01L31/20
• 分類號: H01L31/20;H01L27/142;H01L31/0352;H01L31/075;H01L31/0224
• 代理公司: 上海光華專利事務所 31219
• 代理人: 李儀萍

技術領域

本發(fā)明涉及半導體和光伏領域，特別是涉及一種特別是涉及一種高效薄膜晶硅太陽電池及其自主能源芯片集成技術。

背景技術

集成電路是信息技術和信息產業(yè)的基礎。近年來，以硅集成電路為核心的微電子技術得到了迅速的發(fā)展，其發(fā)展基本上遵循摩爾定律，已經進入到14nm節(jié)點技術時代，芯片的能耗也得到了大大降低。但是，在一些特殊應用中，如分布式無線傳感器、微機器人、航空航天等的特殊應用場合，希望所采用的芯片能夠實現(xiàn)能源自給，以減輕器件能源供給和設備整體重量等方面的問題。

太陽電池是一種被大家所認可的最有潛力的綠色能源之一，可為航空航天等特殊條件下應用的集成電路提供長期的能源。目前，主流的硅太陽電池是發(fā)展最成熟，且其制備技術與集成電路技術基本兼容，是被認可的實現(xiàn)自主能源芯片的最理性的能源選擇之一。

2011年Chang-Lee?Chen等人在IEEE?SOI會議上發(fā)表的論文《SOI?Circuits?powered?by?Embedded?Solar?Cel?l》中介紹了一種集成了太陽電池的集成電路，該技術充分利用了絕緣體上硅(SOI)材料具有低功耗、高速、提高集成度、耐高溫和抗輻照等優(yōu)點。但是該技術存在以下缺點：第一、其太陽電池基于常規(guī)的晶硅太陽電池結構，由于半導體用硅材料與太陽電池硅材料的要求不同，為提高電池性能，需要另外選定SOI的襯底硅材料，特別是其摻雜濃度需要調整；第二、該太陽電池的發(fā)射極和基極摻雜都是基于CMOS工藝制備的，電池開路電壓通常<630mV，限制了電池轉換效率，這就需要更大芯片面積，不利于提供芯片集成度和降低成本；第三、通常集成電路芯片在封裝之前需要對襯底減薄，這會使制備太陽電池的襯底受到損傷，大大了降低形成于該襯底上的太陽電池的性能。因此，需要一種可行的辦法，在充分利用SOI材料的有優(yōu)點的基礎上，以實現(xiàn)高性能太陽電池及其為基礎的自主能源芯片集成技術。

發(fā)明內容

鑒于以上所述現(xiàn)有技術的缺點，本發(fā)明的目的在于提供一種高效薄膜晶硅太陽電池及其自主能源芯片集成技術，用于解決現(xiàn)有技術中的太陽電池集成電路存在的整體尺寸比較大，不利于芯片的集成度和降低成本的問題，以及對襯底減薄時會對襯底造成損傷，進而大大降低太陽電池性能的問題。

為實現(xiàn)上述目的及其他相關目的，本發(fā)明提供一種高效薄膜晶硅太陽電池的制備方法，所述高效薄膜晶硅太陽電池至少包括以下步驟：至少包括以下步驟：

1)提供一SOI襯底，所述SOI襯底由下至上依次包括背襯底、埋氧層和頂層硅；

2)在所述頂層硅上依次形成P型高摻雜濃度的硅外延層和P型低摻雜濃度的硅外延層；

3)在所述P型低摻雜濃度的硅外延層上形成發(fā)射極層；

4)在所述發(fā)射極層上定義刻蝕區(qū)域，對所述刻蝕區(qū)域進行刻蝕以形成溝槽，所述溝槽至少包括基極區(qū)域溝槽；所述溝槽貫穿所述發(fā)射極層，所述溝槽的底部位于所述P型低摻雜濃度的硅外延層內或延伸至所述P型高摻雜濃度的硅外延層上表面；

5)在所述基極區(qū)域溝槽底部制備基極電極；

6)在所述發(fā)射極層上制備發(fā)射極電極；

7)將步驟6)所得到的結構進行退火熱處理。

優(yōu)選地，在步驟2)中，所采用化學氣相沉積法在所述頂層硅上外延生長所述P型高摻雜濃度的硅外延層和P型低摻雜濃度的硅外延層。

可選地，在步驟3)中，在所述P型低摻雜濃度的硅外延層上制備發(fā)射極層包括以下步驟：

31)采用離子注入或離子擴散技術在所述P型低摻雜濃度的硅外延層上形成高摻雜濃度的N型硅層；摻雜元素為磷元素；

32)采用PECVD工藝在所述高摻雜濃度的N型硅層上形成氮化硅鈍化層。

可選地，在步驟3)中，在所述P型低摻雜濃度的硅外延層上制備發(fā)射極層包括以下步驟：

31)采用PECVD工藝依次在所述P型低摻雜濃度的硅外延層上形成本征非晶硅層和N型非晶硅層；

32)采用濺射或反應等離子沉積在所述N型非晶硅層上形成透明導電膜。

優(yōu)選地，在步驟4)中，采用濕法刻蝕工藝、電化學腐蝕工藝或RIE干法刻蝕工藝去除所述發(fā)射極層中的所述透明導電膜，所述濕法刻蝕工藝中所使用的腐蝕溶液為稀釋HCl溶液，所述電化學腐蝕工藝中所使用的腐蝕溶液為質量分數(shù)為5％～15％的NaOH溶液。

優(yōu)選地，在步驟4)中，所述刻蝕區(qū)域還包括位于所述太陽電池的基極區(qū)域外側的隔離槽。

優(yōu)選地，采用絲網(wǎng)印刷或蒸鍍技術制備所述基極電極和所述發(fā)射極電極。