[發(fā)明專利]基于ARM的高速數(shù)據(jù)采集系統(tǒng)

在審

• 申請?zhí)枺?/td>: 201410607897.4
• 申請日: 2014-11-01
• 公開（公告）號: CN105631057A
• 公開（公告）日: 2016-06-01
• 發(fā)明（設(shè)計）人: 蔡習(xí)榮;馮錦法
• 申請（專利權(quán)）人: 江蘇綠揚電子儀器集團有限公司
• 主分類號: G06F17/40
• 分類號: G06F17/40
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術(shù)領(lǐng)域

本發(fā)明屬于數(shù)據(jù)采集技術(shù)領(lǐng)域，尤其涉及一種基于ARM的高速數(shù)據(jù)采集系統(tǒng)。

背景技術(shù)

自20世紀(jì)下半葉以來，微電子技術(shù)得到了迅速發(fā)展，集成電路設(shè)計和工藝技術(shù)水平有了很大的提高，單片集成度中每片已能包含上億個晶體管，手持式的嵌入式信號采集和處理系統(tǒng)的性能得到了極大的提升，使得其有機會應(yīng)用于許多更高端的科技領(lǐng)域。

在現(xiàn)代雷達系統(tǒng)、激光測距以及高能物理試驗中往往產(chǎn)生寬帶信號或者上升沿比較陡的信號(一般10ns左右)。要對此類信號進行數(shù)字化處理，要求A/D部分的采樣率至少應(yīng)該在200M/S以上。而對高頻采樣得到的數(shù)據(jù)存儲，數(shù)據(jù)處理，例如波形存儲、波形還原顯示，頻譜分析等等，現(xiàn)階段主要是在臺式設(shè)備上實現(xiàn)的，價格也較高，采樣頻率50M的臺式數(shù)字存儲示波器動輒要上萬元。而現(xiàn)有的手持型設(shè)備，如美國fluk公司的產(chǎn)品，非常昂貴。

發(fā)明內(nèi)容

本發(fā)明的技術(shù)效果能夠克服上述缺陷，提供一種基于ARM的高速數(shù)據(jù)采集系統(tǒng)，其。

為實現(xiàn)上述目的，本發(fā)明采用如下技術(shù)方案：其包括AD模塊、FPGA緩沖模塊、ARM平臺，F(xiàn)PGA緩沖模塊分別與AD模塊、ARM平臺連接，其中AD模塊對高頻模擬信號進行模數(shù)轉(zhuǎn)換，將轉(zhuǎn)換后的數(shù)字信號，分成四路分別傳入對應(yīng)的FPGA緩沖模塊；在FPGA緩沖模塊的平臺上，基于乒乓原理，實現(xiàn)了多路FIFO緩沖和雙端口數(shù)據(jù)存儲；利用閾值控制方式獲取目標(biāo)信號，并觸發(fā)ARM平臺的外部FIQ，在FIQ中斷處理程序中通過GPIO高速并行獲取觀察數(shù)據(jù)。

本發(fā)明基于ARM平臺的，針對200MHz以上的高速數(shù)據(jù)采集和顯示的嵌入式系統(tǒng)設(shè)計與開發(fā)，其基本功能是利用前端FPGA的并行特性對高速ADC采集得到的信號進行緩沖之后再并行傳入ARM平臺以完成對信號作進一步的處理和顯示工作。整個系統(tǒng)的復(fù)雜功能和資源管理利用強大的linux嵌入式操作系統(tǒng)進行良好的管理和控制實現(xiàn)。這種技術(shù)可以廣泛應(yīng)用于現(xiàn)代雷達系統(tǒng)、激光測距以及高能物理試驗等領(lǐng)域，同時由于操作系統(tǒng)的引入，其在資源管理、功能擴充、應(yīng)用程序的靈活性以及人機交互方面具有更大的便利和優(yōu)勢。

FPGA緩沖模塊包括四路雙時鐘和四路閾值比較器。FPGA緩沖模塊采用LPC2210型號。

AD模塊采用AD9481芯片。

ARM平臺的CPU采用EP7312型號。

本技術(shù)研究基于ARMLinux的高速數(shù)據(jù)采集系統(tǒng)的設(shè)計與實現(xiàn)問題。完成了以ARM+FPGA結(jié)構(gòu)為平臺，ARMLinux為核心的系統(tǒng)的軟、硬件設(shè)計，進行了信號的高速采集和處理的實際測試，對實驗數(shù)據(jù)進行了分析。同時為了體現(xiàn)ARM+FPGA結(jié)構(gòu)在功耗節(jié)省方面的優(yōu)勢，用NIOSII實現(xiàn)了系統(tǒng)同樣的功能，并利用工具對兩種結(jié)構(gòu)的系統(tǒng)功耗作了比較，有效地驗證了我們的論點。從軟硬件兩方面入手，闡述了基于ARM處理器和FPGA芯片進行高速數(shù)據(jù)采集的硬件系統(tǒng)設(shè)計方法，以及利用ARMLinux操作系統(tǒng)進行高速數(shù)據(jù)采集的軟件程序設(shè)計問題。硬件方面，為實現(xiàn)高速采集目的，選擇了AD公司的AD9481芯片。并在FPGA平臺上，基于乒乓原理，設(shè)計實現(xiàn)了多路FIFO緩沖和雙端口數(shù)據(jù)存儲結(jié)構(gòu)。利用閾值控制方式獲取目標(biāo)信號，并觸發(fā)ARM平臺的外部FIQ，在FIQ中斷處理程序中通過GPIO高速并行獲取觀察數(shù)據(jù)。軟件方面，為了更好更有效地管理和拓展系統(tǒng)功能，我們移植了ARMLinux。在ARMLinux平臺上，設(shè)計實現(xiàn)了EP7312平臺上的LCD設(shè)備驅(qū)動程序和數(shù)據(jù)采集應(yīng)用程序。并通過修訂內(nèi)核，實現(xiàn)了利用FIQ機制高速獲取外部設(shè)備數(shù)據(jù)，用戶進程通過訪問系統(tǒng)空間獲取實驗數(shù)據(jù)并在LCD加以顯示。論文實現(xiàn)了利用FIQ機制控制前端外設(shè)進行高速數(shù)據(jù)采集的系統(tǒng)功能。在前端采樣頻率達到125MHz時，系統(tǒng)仍能夠正常地進行數(shù)據(jù)采集、傳輸和顯示的工作。

附圖說明

圖1為本發(fā)明的系統(tǒng)功能流程圖；

圖2為本發(fā)明的系統(tǒng)硬件架構(gòu)圖。

具體實施方式

本發(fā)明的系統(tǒng)功能流程描述

系統(tǒng)設(shè)計需要實現(xiàn)的基本功能是：

1)利用前端AD將高速數(shù)據(jù)采集并轉(zhuǎn)換成數(shù)字信號之后,分成4路傳入FPGA模塊；

2)在FPGA中，利用乒乓原理將數(shù)據(jù)4倍緩沖之后，存入FPGA上的一塊雙端雙時鐘的RAM，并作閾值比較。其中用以緩沖的四個FIFO大小都為1KB，雙端RAM的大小為4KB；