[發明專利]半導體測試治具的形成方法

有效

• 申請號: 201410606025.6
• 申請日: 2014-10-30
• 公開（公告）號: CN104347448B
• 公開（公告）日: 2018-08-10
• 發明（設計）人: 石磊
• 申請（專利權）人: 通富微電子股份有限公司
• 主分類號: H01L21/66
• 分類號: H01L21/66
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 應戰;駱蘇華

1.一種半導體測試治具的形成方法，其特征在于，包括：

提供基底，所述基底包括≥2個的測試區域；

在所述基底的每個測試區域上形成至少一排測試針頭，每個測試針頭包括第一測試針，所述第一測試針包括第一本體、位于第一本體一端的第一測試端以及位于第一本體另一端的第一連接端；覆蓋所述第一測試針的第一本體表面的絕緣層；位于絕緣層表面環繞所述第一測試針的第二測試針，第二測試針與第一測試針同軸，第二測試針包括第二本體、位于第二本體一端的第二測試端以及位于第二本體另一端的第二連接端，所述第二測試端表面與第一測試端表面齊平；

其中，所述測試針頭通過半導體集成工藝制作，包括方案a，方案b和方案c：

方案a，通過半導體集成工藝制作測試針頭的過程包括：在所述基底上形成第一金屬層；刻蝕所述第一金屬層，在所述基底的每個測試區域上形成至少一排第一測試針；形成覆蓋每個第一測試針側壁和頂部表面的絕緣薄膜層；無掩膜刻蝕工藝刻蝕所述絕緣薄膜層在第一測試針的側壁形成絕緣層；形成覆蓋所述絕緣層和第一測試針頂部表面的第二金屬層；無掩膜刻蝕所述第二金屬層，在絕緣層表面形成第二測試針；

方案b，通過半導體集成工藝制作測試針頭的過程包括：在所述基底上形成犧牲層，所述基底的每個測試區域上的犧牲層中具有暴露出基底表面的至少一排通孔；在所述通孔中填充滿金屬，在基底的每個測試區域上形成至少一排第一測試針；去除所述犧牲層；形成覆蓋每個第一測試針側壁和頂部表面的絕緣薄膜層；無掩膜刻蝕工藝刻蝕所述絕緣薄膜層在第一測試針的側壁形成絕緣層；形成覆蓋所述絕緣層和第一測試針頂部表面的第二金屬層；無掩膜刻蝕所述第二金屬層，在絕緣層表面形成第二測試針；

方案c，通過半導體集成工藝制作測試針頭的過程包括：所述第一測試針、絕緣層、第二測試針和介質層的形成過程為：在所述基底上形成介質層，所述基底的每個測試區域上的介質層中形成有至少一排第一通孔和環繞每個第一通孔的環形通孔，第一通孔和環形通孔之間通過部分介質層隔離；在第一通孔中填充金屬形成第一測試針，在環形通孔中填充金屬形成第二測試針，第一測試針和第二測試針之間部分介質層作為絕緣層。

2.如權利要求1所述的半導體測試治具的形成方法，其特征在于，每個測試區域上的若干測試針頭對一個待測試封裝結構中的若干被測試端子進行測試。

3.如權利要求2所述的半導體測試治具的形成方法，其特征在于，所述測試區域的數量≥2個，每個測試區域中，測試針頭的排數≥1排，每一排中測試針頭的數量≥2個。

4.如權利要求1所述的半導體測試治具的形成方法，其特征在于，所述基底內形成有若干信號傳輸電路，所述信號傳輸電路適于在進行電學性能測試時向測試針頭傳遞測試信號，并將測試時測試針頭獲得的電信號輸出，每個信號傳輸電路與對應的測試區域中的測試針頭電連接，每個信號傳輸電路包括若干第一輸入端、第一輸出端、第二輸入端和第二輸出端，每個第一輸出端與第一測試針的第一連接端電連接，每個第二輸出端與第二測試針的第二連接端電連接，所述第一輸入端和第二輸入端分別與外部的測試電路電連接。

5.如權利要求1所述的半導體測試治具的形成方法，其特征在于，還包括：在所述基底上形成介質層，所述介質層填充相鄰測試針頭之間的空間且覆蓋測試針頭的部分或全部側壁表面。

6.如權利要求5所述的半導體測試治具的形成方法，其特征在于，所述介質層覆蓋所述測試針頭的全部側壁表面時，所述介質層的表面與測試針頭的頂部表面齊平，還包括：在所述介質層和測試針頭上形成過渡板，所述過渡板中具有若干與測試針頭頂部表面電接觸的金屬塊。

7.如權利要求5所述的半導體測試治具的形成方法，其特征在于，所述介質層的材料為氧化硅、氮化硅、氮氧化硅、氮碳化硅或樹脂。