[發明專利]移位寄存器單元電路、移位寄存器、驅動方法及顯示裝置在審
| 申請號: | 201410602816.1 | 申請日: | 2014-10-31 |
| 公開(公告)號: | CN104361869A | 公開(公告)日: | 2015-02-18 |
| 發明(設計)人: | 王崢 | 申請(專利權)人: | 京東方科技集團股份有限公司;北京京東方顯示技術有限公司 |
| 主分類號: | G09G3/36 | 分類號: | G09G3/36;G11C19/28 |
| 代理公司: | 北京路浩知識產權代理有限公司 11002 | 代理人: | 李相雨 |
| 地址: | 100015 北*** | 國省代碼: | 北京;11 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 移位寄存器 單元 電路 驅動 方法 顯示裝置 | ||
1.一種移位寄存器單元電路,其特征在于,包括:觸發信號端、第一時鐘端、第二時鐘端、復位端、柵極輸出端、低電平端、存儲電容、復位模塊、第一下拉模塊、第二下拉模塊、充電模塊和輸出控制模塊;
所述充電模塊連接所述觸發信號端和所述存儲電容,用于在所述觸發信號端為高電平時為存儲電容充電;
所述輸出控制模塊連接所述觸發信號端、第一時鐘端、第二時鐘端、柵極輸出端及存儲電容,用于在存儲電容的第一端為高電平和第二時鐘端為高電平時使所述柵極輸出端高電平;所述存儲電容第二端連接所述柵極輸出端;
所述第一下拉模塊連接第一時鐘端、存儲電容和低電平端,第二下拉模塊連接第一下拉模塊、存儲電容和低電平端;所述第一下拉模塊用于將所述存儲電容的第二端拉至低電平,并在所述存儲電容的第一端為低電平時觸發所述第二下拉模塊將所述存儲電容兩端均拉至低電平;
所述復位模塊連接所述復位端、存儲電容和低電平端,用于將所述存儲電容兩端拉至低電平。
2.如權利要求1所述的移位寄存器單元電路,其特征在于,所述充電模塊包括:第四晶體管和第五晶體管,所述第四晶體管的柵極和源極連接觸發信號端,漏極連接所述存儲電容的第一端,用于將所述觸發信號端的高電平信號傳輸至所述存儲電容的第一端;所述第五晶體管的柵極連接所述第一時鐘端,源極連接所述存儲電容的第一端,漏極連接所述觸發信號端,用于在第一時鐘端為高電平且觸發信號端為低電平時,將所述存儲電容的第一端拉至低電平。
3.如權利要求2所述的移位寄存器單元電路,其特征在于,所述輸出控制模塊包括:第一晶體管,所述第一晶體管的柵極連接存儲電容的第一端,源極連接所述第二時鐘端,漏極連接所述柵極輸出端,用于在所述存儲電容第一端為高電平時,將所述第二時鐘端的高電平信號輸出至所述柵極輸出端。
4.如權利要求3所述的移位寄存器單元電路,其特征在于,所述第一下拉模塊包括:第八晶體管、第九晶體管和第十晶體管;所述第二下拉模塊包括:第三晶體管和第七晶體管;
所述第九晶體管的柵極和源極連接所述第一時鐘端,漏極連接所述第八晶體管的源極,所述第八晶體管的柵極連接所述存儲電容的第一端,漏極連接所述低電平端,所述第十晶體管的柵極連接所述第一時鐘端,源極連接所述柵極輸出端,漏極連接所述低電平端;所述第三晶體管的柵極連接所述第八晶體管的源極,源極連接所述存儲電容的第二端,漏極連接所述低電壓端,第七晶體管的柵極連接所述第八晶體管的源極,源極連接所述低電平端,漏極連接所述存儲電容的第一端;
所述第八晶體管和第九晶體管用于在所述存儲電容的第一端為高電平時,形成從第一時鐘端到低電平端的通路,或者在所述存儲電容的第一端為低電平時使第八晶體管的源極變為高電平,以使所述第三晶體管和第七晶體管打開將存儲電容的兩端拉至低電平;
并且第十晶體管用于在所述第一時鐘端為高電平時將所述柵極輸出端拉至低電平。
5.如權利要求4所述的移位寄存器單元電路,其特征在于,所述復位模塊包括:第二晶體管和第六晶體管,所述第二晶體管的柵極連接所述復位端,源極連接所述低電平端,漏極連接所述存儲電容的第二端,用于在復位端為高電平時將所述存儲電容的第二端拉至低電平;所述第六晶體管的柵極連接所述復位端,源極連接所述存儲電容的第一端,漏極連接所述低電平端,用于在復位端為高電平時將所述存儲電容的第一端拉至低電平。
6.一種基于權利要求5所述的移位寄存器單元電路的驅動方法,其特征在于,包括:
對所述觸發信號端和第一時鐘端施加高電平,第二時鐘端和復位端施加低電平,使所述充電模塊為存儲電容充電,第一下拉模塊將所述柵極輸出端下拉至低電平;
對所述觸發信號端、第一時鐘端和復位端施加低電平,第二時鐘端施加高電平,使存儲電容的第一端保持高電平,所述輸出控制模塊控制所述柵極輸出端輸出第二時鐘端的高電平;
對所述第一時鐘端和復位端施加高電平,第二時鐘端和觸發信號端施加低電平,所述復位模塊將所述存儲電容的兩端和柵極輸出端拉至低電平;
對所述觸發信號端、第一時鐘端和復位端施加低電平,第二時鐘端施加高電平,所述第二下拉模塊將所述存儲電容的兩端和柵極輸出端下拉至低電平;
對所述觸發信號端、第二時鐘端和復位端施加低電平,第一時鐘端施加高電平,第一下拉模塊將所述柵極輸出端下拉至低電平,第二下拉模塊將所述存儲電容的兩端下拉至低電平。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于京東方科技集團股份有限公司;北京京東方顯示技術有限公司,未經京東方科技集團股份有限公司;北京京東方顯示技術有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201410602816.1/1.html,轉載請聲明來源鉆瓜專利網。





