[發明專利]具有嵌入式ROM的SRAM

有效

• 申請號: 201410601758.0
• 申請日: 2014-10-31
• 公開（公告）號: CN104599707B
• 公開（公告）日: 2019-03-29
• 發明（設計）人: 建安·楊;布拉德·J·加爾尼;馬克·W·杰頓
• 申請（專利權）人: 恩智浦美國有限公司
• 主分類號: G11C11/413
• 分類號: G11C11/413
• 代理公司: 中原信達知識產權代理有限責任公司 11219
• 代理人: 李寶泉;周亞榮

1.一種集成電路，包括存儲單元陣列，存儲單元陣列包括第一存儲單元，所述第一存儲單元包括：

第一和第二傳輸晶體管，第一和第二傳輸晶體管分別包括連接到字線的柵極；

第一反相器，其包括：

第一上拉晶體管，第一上拉晶體管包括連接到第一電壓電源的源極和連接到第一阱偏置電壓的體結；以及

所述第一反相器的輸出通過所述第一傳輸晶體管耦合于第一互補位線；以及

第二反相器，其包括：

第二上拉晶體管，第二上拉晶體管包括連接到所述第一電壓電源的源極和連接到第二阱偏置電壓的體結，當只讀存儲器使能信號被設置為第一狀態時所述第一阱偏置電壓大于所述第二阱偏置電壓，以及

所述第二反相器的輸出通過所述第二傳輸晶體管耦合于第一真實位線。

2.根據權利要求1所述的集成電路，進一步包括：

在所述存儲單元陣列中的第二存儲單元，所述第二存儲單元包括：

第三和第四傳輸晶體管，第三和第四傳輸晶體管分別包括連接到所述字線的柵極；

第三反相器，包括：

第三上拉晶體管，第三上拉晶體管包括連接到所述第一電壓電源的源極和連接到所述第一阱偏置電壓的體結；以及

所述第三反相器的輸出通過所述第三傳輸晶體管耦合于第二真實位線；以及

第四反相器，包括：

第四上拉晶體管，第四上拉晶體管包括連接到所述第一電壓電源的源極和連接到所述第二阱偏置電壓的體結，以及

所述第四反相器的輸出通過所述第四傳輸晶體管耦合于第二互補位線。

3.根據權利要求1所述的集成電路，進一步包括：

被配置為向所述存儲單元陣列提供所述只讀存儲器使能信號的存儲控制器。

4.根據權利要求1所述的集成電路，其中當所述只讀存儲器使能信號處于第二狀態時，所述第二阱偏置電壓等于所述第一阱偏置電壓并且所述第一和第二存儲單元在靜態隨機存取存儲器模式下操作。

5.根據權利要求1所述的集成電路，進一步包括：

處理器，耦合于存儲模塊，所述存儲模塊包括所述存儲單元陣列和被配置為向所述存儲單元陣列提供所述只讀存儲器使能信號的存儲控制器。

6.根據權利要求5所述的集成電路，進一步包括：

所述第一和第二傳輸晶體管的體結耦合于接地電壓。

7.根據權利要求1所述的集成電路，所述第一存儲單元進一步包括：

第一下拉晶體管和第二下拉晶體管，第一下拉晶體管耦合于所述第一反相器中的所述第一上拉晶體管，第二下拉晶體管耦合于所述第二反相器中的所述第二上拉晶體管，所述第一、第二下拉晶體管的體結耦合于第一接地而所述第一、第二下拉晶體管的源極耦合于第二接地。

8.根據權利要求2所述的集成電路，所述第二存儲單元進一步包括：

第三下拉晶體管和第四下拉晶體管，第三下拉晶體管耦合于所述第三反相器中的所述第三上拉晶體管，第四下拉晶體管耦合于第四反相器中的所述第四上拉晶體管，所述第三、第四下拉晶體管的體結耦合于第一接地而所述第三、第四下拉晶體管的源極耦合于第二接地。

9.根據權利要求2所述的集成電路，進一步包括：

當所述只讀存儲器使能信號處于所述第一狀態時，所述第一存儲單元輸出邏輯高電平；以及

當所述只讀存儲器使能信號處于所述第一狀態時，所述第二存儲單元輸出邏輯低電平。