[發明專利]一種移位寄存單元、顯示面板和顯示裝置

有效

• 申請號: 201410594095.4
• 申請日: 2014-10-29
• 公開（公告）號: CN104269132A
• 公開（公告）日: 2015-01-07
• 發明（設計）人: 青海剛;祁小敬
• 申請（專利權）人: 京東方科技集團股份有限公司;成都京東方光電科技有限公司
• 主分類號: G09G3/20
• 分類號: G09G3/20;G11C19/28
• 代理公司: 北京同達信恒知識產權代理有限公司 11291
• 代理人: 黃志華

技術領域

本發明涉及顯示技術領域，尤其涉及一種移位寄存單元、顯示面板和顯示裝置。

背景技術

傳統的低溫多晶硅(LTPS，Low?Temperature?Poly-Silicon)移位寄存單元采用的是反相器、和傳輸門組成的D觸發器。一個傳統的LTPS移位寄存單元一般有兩個D觸發器，它可以利用D觸發器來鎖存輸出信號，利用時鐘信號來控制信號的傳輸和移位。

圖1為傳統的LTPS移位寄存單元的典型結構。在圖1所示的LTPS移位寄存單元中，傳輸門TG1、與非門Nand1、反相器INV1和傳輸門TG2構成第一個D觸發器，傳輸門TG3、與非門Nand2、反相器INV2和傳輸門TG4構成第二個D觸發器，當時鐘信號CLK為低電平和反相時鐘信號CLKB為高電平開啟第一個D觸發器后，前一級移位寄存單元輸出的信號進入第一個D觸發器，由于此時第二個D觸發器前端的傳輸門TD3關閉，因此與非門Nand1輸出的信號不能進入第二個D觸發器，當時鐘信號CLK為高電平和反相時鐘信號CLKB為低電平關閉第一個D觸發器中的傳輸門TG1時，第一個D觸發器將上一個時鐘本級D觸發器的狀態鎖存，也就是說，當時鐘信號CLK為高電平和反相時鐘信號CLKB為低電平時，第一個D觸發器將第一個D觸發器在時鐘信號CLK為低電平和反相時鐘信號CLKB為高電平時的輸出的信號鎖存，此時第二個D觸發器中的傳輸門TG3開啟，第一級D觸發器輸出的信號進入第二個D觸發器并輸出，由此信號實現了從前一級移位寄存單元到下一級移位寄存單元的移位操作。當移位寄存單元工作時，復位信號RST為高電平。

但是對顯示裝置來說，每個移位寄存單元在一幀圖像顯示的時間內只會使用一次，例如，一個顯示裝置中共有N行像素，在該顯示裝置中，一幀圖像的顯示時間為T秒，那么一個移位寄存單元在一幀圖像顯示的時間內只會使用T/N秒，也就是說，在一幀圖像顯示的時間內，一個移位寄存單元的工作階段只有T/N秒，而非工作階段有T-T/N秒，也就是說，在一幀圖像顯示的時間內，一個移位寄存單元處于工作狀態的時間只有T/N秒，而處于非工作狀態的時間有T-T/N秒。

而傳統移位寄存單元中的所有的傳輸門的開啟和關閉都是由時鐘信號CLK以及反相時鐘信號CLKB控制，即使在非工作階段，時鐘信號CLK和反相時鐘信號CLKB仍然會開啟和關閉傳輸門。而傳輸門是由互補的晶體管并聯而成，時鐘信號CLK和反相時鐘信號CLKB控制傳輸門開啟和關閉時，時鐘信號CLK和反相時鐘信號CLKB需要加載在晶體管的柵極上。而晶體管的柵極下面是柵絕緣層，柵絕緣層下面是襯底，因此柵極和襯底之間會形成電容稱為柵電容。這樣，加載在晶體管的柵極上的信號在高電平時會對晶體管柵電容充電，在低電平時會對柵電容放電，而在非工作階段，這種充放電會造成無謂的電路功耗。而目前的顯示裝置一般都有成百乃至上千級移位寄存單元，而同一時間只有一級移位寄存單元電路在工作，其它移位寄存單元都處于非工作階段，而時鐘信號CLK和反相時鐘信號CLKB都會加載到這些處于非工作階段的移位寄存單元中的傳輸門上，因此會造成很大的無謂的功耗。

綜上所述，由于互補反相的兩個時鐘信號在非工作階段會控制傳統的移位寄存單元中的傳輸門在開啟和關閉之間切換，也就是在非工作階段對傳輸門中的晶體管的柵電容進行充放電，這會造成很大的無謂的功耗。

發明內容

本發明實施例提供了一種移位寄存單元、顯示面板和顯示裝置，用以解決現有的移位寄存單元由于需要采用互補反相的兩個時鐘信號來控制移位寄存單元中的傳輸門在開啟和關閉之間切換，這會導致移位寄存單元的非工作階段對其中的傳輸門中的晶體管的柵電容進行充放電，從而造成很大的無謂的功耗的問題。

基于上述問題，本發明實施例提供的一種移位寄存單元，包括鎖存電路和傳輸電路；

所述鎖存電路，在選擇信號為高電平時，將移位寄存單元的第一時鐘信號端接收到的時鐘信號與低電平信號經過或非運算后輸出，當選擇信號為高電平時，所述第一時鐘信號端接收到的時鐘信號為低電平；并在選擇信號的第一個低電平時段，將所述鎖存電路在選擇信號為高電平時輸出的信號進行非運算后得到的信號，與反饋信號進行或非運算后輸出；以及在選擇信號為低電平的時間段中除所述選擇信號的第一個低電平時段以外的時間段，輸出低電平信號；

所述傳輸電路，在所述鎖存電路輸出的信號為高電平時，輸出與所述第一時鐘信號端接收到的時鐘信號相關的信號；并在鎖存電路輸出的信號為低電平時，輸出電平信號；