[發(fā)明專利]電力機車微機控制系統(tǒng)串行通信板及其實現(xiàn)方法

有效

• 申請?zhí)枺?/td>: 201410582853.0
• 申請日: 2014-10-27
• 公開（公告）號: CN104330993A
• 公開（公告）日: 2015-02-04
• 發(fā)明（設(shè)計）人: 馬鈞釗;張姣姣
• 申請（專利權(quán)）人: 中國北車集團大連機車研究所有限公司
• 主分類號: G05B19/04
• 分類號: G05B19/04
• 代理公司: 大連東方專利代理有限責(zé)任公司 21212
• 代理人: 楊威;李洪福

技術(shù)領(lǐng)域

本發(fā)明涉及電力機車遠程輸入輸出單元，具體的說是涉及一種用于實現(xiàn)電力機車微機控制系統(tǒng)與機車其他單元之間可靠數(shù)據(jù)傳輸?shù)碾娏C車微機控制系統(tǒng)串行通信板及其實現(xiàn)方法。

背景技術(shù)

在機車行駛期間，要求機車微機控制系統(tǒng)與機車其他單元之間能夠傳輸數(shù)據(jù)，并能夠及時在司機顯示單元顯示當前機車工況以及各種故障信息，即需要保證各個單元數(shù)據(jù)傳輸?shù)姆€(wěn)定性和實時性。

目前主要利用電力機車遠程輸入輸出單元實現(xiàn)機車內(nèi)各個單元間數(shù)據(jù)的傳輸及控制，其機箱中各個板卡的結(jié)構(gòu)尺寸均為220mm×100mm；FIP總線通信板卡可適用于電力機車遠程輸入輸出單元中。

但是該FIP總線通信板卡缺乏通用性，并且板卡所使用的芯片現(xiàn)已經(jīng)停產(chǎn)，成本昂貴同時還受到通信方式和速率等多種條件的限制，因此現(xiàn)有車型電力機車遠程輸入輸出單元的FIP總線通信板卡無法實現(xiàn)新型電力機車各單元之間通信的實際需求。

發(fā)明內(nèi)容

鑒于已有技術(shù)存在的缺陷，本發(fā)明的目的是要提供一種成本低，集成度高，通用性強，易維護的電力機車微機控制系統(tǒng)串行通信板及其實現(xiàn)方法。

為了實現(xiàn)上述目的，本發(fā)明的技術(shù)方案：

電力機車微機控制系統(tǒng)串行通信板，其特征在于：

包括

電源模塊，用于為本通信板提供供電電源；

CPCI通信模塊，用于對通信板主控模塊進行初始化配置，同時在初始化配置完成之后，以實現(xiàn)實時與機車微機控制系統(tǒng)的處理器進行數(shù)據(jù)傳輸；

通信板主控模塊，其一端與CPCI通信模塊連接，另一端與數(shù)據(jù)接口模塊連接，該模塊用于在進行初始化配置后，配置多路相互獨立的數(shù)據(jù)傳輸通道進行數(shù)據(jù)傳輸；同時在數(shù)據(jù)傳輸過程中，實時檢測各數(shù)據(jù)傳輸通道的數(shù)據(jù)傳輸信息，并結(jié)合所述數(shù)據(jù)傳輸信息以及預(yù)設(shè)的數(shù)據(jù)傳輸邏輯控制機制，對各數(shù)據(jù)傳輸通道的數(shù)據(jù)傳輸過程進行控制；以實現(xiàn)對機車微機控制系統(tǒng)的主處理器與系統(tǒng)內(nèi)各受控單元之間的數(shù)據(jù)的高速處理及轉(zhuǎn)換傳輸控制；

以及數(shù)據(jù)接口模塊，與機車微機控制系統(tǒng)內(nèi)各受控單元進行數(shù)據(jù)傳輸。

所述的CPCI通信模塊，通過CPCI總線與機車微機控制系統(tǒng)的處理器進行數(shù)據(jù)傳輸，該通信模塊包括：

與CPCI總線連接的CPCI器；

以及一端與CPCI器連接，另一端與通信板主控模塊連接的CPCI總線橋接芯片，該芯片在實時進行數(shù)據(jù)傳輸?shù)耐瑫r，還用于對通信板主控模塊進行初始化配置，其初始化配置所需的配置參數(shù)信息以及配置程序裝載于與該芯片連接的配置芯片1中。

所述的通信板主控模塊為FPGA芯片，該FPGA芯片配置所需的配置參數(shù)信息、預(yù)設(shè)的數(shù)據(jù)傳輸邏輯控制機制信息以及配置程序裝載于與該芯片連接的配置芯片2中，具體包括：

與CPCI總線橋接芯片連接的CPCI總線邏輯控制模塊，該模塊用于在進行初始化配置后，對HDLC模塊以及UART模塊進行配置，對應(yīng)配置出多路相互獨立的數(shù)據(jù)傳輸通道進行數(shù)據(jù)傳輸；同時在數(shù)據(jù)傳輸過程中，實時檢測各數(shù)據(jù)傳輸通道的數(shù)據(jù)傳輸信息，并結(jié)合所述數(shù)據(jù)傳輸信息以及預(yù)設(shè)的數(shù)據(jù)傳輸邏輯控制機制，對各數(shù)據(jù)傳輸通道的數(shù)據(jù)傳輸過程進行控制；

一端與CPCI總線邏輯控制模塊連接，另一端與數(shù)據(jù)接口電路連接的HDLC模塊，該模塊用于按照CPCI總線邏輯控制模塊配置構(gòu)建數(shù)據(jù)傳輸通道以及進行數(shù)據(jù)傳輸過程；

以及一端與CPCI總線邏輯控制模塊連接，另一端與數(shù)據(jù)接口模塊連接的UART模塊，該模塊用于按照CPCI總線邏輯控制模塊配置構(gòu)建數(shù)據(jù)傳輸通道以及進行數(shù)據(jù)傳輸過程。

進一步的，所述的CPCI總線邏輯控制模塊包括：

對HDLC模塊以及UART模塊進行配置，對應(yīng)配置出多路相互獨立的數(shù)據(jù)傳輸通道進行數(shù)據(jù)傳輸?shù)呐渲米幽K；