[發(fā)明專利]一種自適應(yīng)電壓調(diào)節(jié)電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201410582104.8
• 申請(qǐng)日: 2014-10-24
• 公開（公告）號(hào): CN104300788A
• 公開（公告）日: 2015-01-21
• 發(fā)明（設(shè)計(jì)）人: 甄少偉;楊東杰;王驥;曹燦華;羅萍;賀雅娟;張波
• 申請(qǐng)（專利權(quán)）人: 電子科技大學(xué)
• 主分類號(hào): H02M3/156
• 分類號(hào): H02M3/156
• 代理公司: 成都宏順專利代理事務(wù)所(普通合伙) 51227
• 代理人: 李玉興

技術(shù)領(lǐng)域

本發(fā)明屬于電源技術(shù)領(lǐng)域，涉及一種自適應(yīng)電壓調(diào)節(jié)電路。

背景技術(shù)

集成電路功耗隨著便攜式電子產(chǎn)品性能的發(fā)展和輕薄短小的趨勢(shì)變得越來越重要。自適應(yīng)電壓調(diào)節(jié)(Adaptive?Voltage?Scaling,AVS)是近些年來提出的一種有效的電源管理技術(shù)。AVS通過監(jiān)測(cè)硬件按照一定的策略調(diào)節(jié)頻率,并基于負(fù)載的工作情況自適應(yīng)地調(diào)整電壓,可使負(fù)載進(jìn)一步降低30-70％的功耗。該技術(shù)的一個(gè)很大的特點(diǎn)是它可以在不影響系統(tǒng)功能和各項(xiàng)指標(biāo)的同時(shí)減小系統(tǒng)功耗。與基于查找表的動(dòng)態(tài)電壓調(diào)整(DVS)方法不同，自適應(yīng)電壓調(diào)整(AVS)技術(shù)采用時(shí)域誤差時(shí)鐘周期和關(guān)鍵路徑延遲作為反饋信號(hào)，而不是像傳統(tǒng)調(diào)整器那樣采用電壓域誤差。

目前已有的AVS技術(shù)，有基于脈沖跳周期調(diào)制的AVS調(diào)整器，其特點(diǎn)是結(jié)構(gòu)簡(jiǎn)潔有效，但同時(shí)存在有限的負(fù)載范圍，較大的輸出電壓紋波的問題；關(guān)鍵路徑復(fù)制(CPR)技術(shù)也用于延遲量化，但與數(shù)字控制調(diào)整期相似，其性能受限于輸出電壓量化的非線性和環(huán)路延遲；調(diào)整器與微處理器通過數(shù)字接口的結(jié)合也廣泛使用，但其工作頻率追蹤速度易受限于接口速度。

發(fā)明內(nèi)容

本發(fā)明的目的，就是為了解決以往AVS技術(shù)中的問題，達(dá)到快速的負(fù)載階躍響應(yīng)和及時(shí)的頻率追蹤。本發(fā)明提出的AVS電路基于偽三型補(bǔ)償。偽三型補(bǔ)償以較小的補(bǔ)償電阻和電容實(shí)現(xiàn)了同三型補(bǔ)償同樣的環(huán)路補(bǔ)償效果。

本發(fā)明的技術(shù)方案：如圖1所示，一種自適應(yīng)電壓調(diào)節(jié)電路，其特征在于，包括PMOS功率管MP、NMOS功率管MN、電感L、電容C、電阻RF1、電阻RF2、模擬相位超前補(bǔ)償模塊、延遲相位滯后補(bǔ)償模塊、關(guān)鍵路徑復(fù)制模塊、鋸齒波產(chǎn)生模塊、比較器和功率管驅(qū)動(dòng)模塊；其中，MP的源極接外部輸入電壓，其柵極接功率管驅(qū)動(dòng)模塊的第一輸出端，其漏極接MN的漏極；MN的柵極接功率管驅(qū)動(dòng)模塊的第二輸出端，其源極接地電位；MP漏極與MN漏極的連接點(diǎn)依次通過L和C后接地電位；L與C的連接點(diǎn)作為輸出端Vout，并依次通過RF1和RF2后接地電位；RF1和RF2的連接點(diǎn)接模擬相位超前補(bǔ)償模塊的第一輸入端；模擬相位超前補(bǔ)償模塊的第二輸入端接延遲相位滯后補(bǔ)償模塊的輸出端，其第三輸入端接鋸齒波產(chǎn)生模塊的輸出端，其第一輸出端接比較器的正向輸入端，其第二輸出端接比較器的負(fù)向輸入端；比較器的輸出端接功率管驅(qū)動(dòng)模塊的輸入端；關(guān)鍵路徑復(fù)制模塊的電源輸入端接輸出端Vout，其時(shí)鐘信號(hào)端接外部時(shí)鐘信號(hào)CLK，其輸出端接延遲相位滯后補(bǔ)償模塊的輸入端；

所述關(guān)鍵路徑復(fù)制模塊用于為延遲相位滯后補(bǔ)償模塊提供CLK_OUT信號(hào)。如圖3所示，關(guān)鍵路徑復(fù)制(CPR)電路由或非門組成的延遲鏈實(shí)現(xiàn)，由輸出Vout供電。延遲鏈由輸入信號(hào)RST復(fù)位。延遲鏈模擬了電路的關(guān)鍵路徑的延遲，輸出信號(hào)CLK_OUT和原始CLK信號(hào)共同組成延遲相位滯后模塊的兩個(gè)輸入信號(hào)；

所述延遲相位滯后補(bǔ)償模塊用于為模擬相位超前補(bǔ)償模塊提供V_PD信號(hào)。兩個(gè)輸入信號(hào)CLK信號(hào)與CLKOUT信號(hào)的延遲差別由相位檢測(cè)(Phase?Detected)模塊檢測(cè)，并由電荷泵收集，產(chǎn)生了輸出電壓V_PD，傳送到模擬相位超前補(bǔ)償模塊中的跨導(dǎo)放大器的正向輸入端；

所述鋸齒波產(chǎn)生模塊用于產(chǎn)生特定頻率的鋸齒波電流，通過R_GM2產(chǎn)生鋸齒波電壓，傳到比較器的負(fù)向輸入端，與環(huán)路的反饋電壓比較，產(chǎn)生驅(qū)動(dòng)脈沖信號(hào)，形成PWM調(diào)制；