[發明專利]晶圓級芯片尺寸封裝結構的制造方法

在審

• 申請號: 201410579555.6
• 申請日: 2014-10-24
• 公開（公告）號: CN105590867A
• 公開（公告）日: 2016-05-18
• 發明（設計）人: 謝智正;許修文
• 申請（專利權）人: 無錫超鈺微電子有限公司
• 主分類號: H01L21/50
• 分類號: H01L21/50;H01L21/60
• 代理公司: 北京信慧永光知識產權代理有限責任公司 11290
• 代理人: 姚垚;張榮彥

1.一種晶圓級芯片尺寸封裝結構的制造方法，其特征在于，所述 制造方法包括：

提供一晶圓，包含多個半導體元件，其中所述多個半導體元件中 的一第一半導體元件具有一主動面與一背面，且所述主動面具有一主 動區與一外部區，所述主動區設有一第一電極及一第二電極，所述外 部區區分為一切割部與一通道部；

形成一圖案化保護層于所述主動面上，所述圖案化保護層具有多 個開口以暴露所述第一電極、所述第二電極以及所述通道部；

執行一薄化制作過程于所述背面；

形成一背電極層于所述背面；

執行一蝕刻制作過程，以在所述通道部形成一溝槽以暴露所述背 電極層；

通過所述溝槽形成一導電結構以連接所述背電極層；以及

沿所述切割部執行一切割步驟。

2.如權利要求1所述的晶圓級芯片尺寸封裝結構的制造方法，其 特征在于，所述圖案化保護層覆蓋所述第一電極與所述第二電極的部 分邊緣區域。

3.如權利要求1所述的晶圓級芯片尺寸封裝結構的制造方法，其 特征在于，所述第一電極為柵極電極、所述第二電極為源極電極且所 述背電極層為漏極電極。

4.如權利要求1所述的晶圓級芯片尺寸封裝結構的制造方法，其 特征在于，在形成所述導電結構以連接所述背電極層的步驟時，更包 括通過多個所述開口分別形成一第一焊墊連接所述第一電極以及一第 二焊墊連接所述第二電極。

5.如權利要求1所述的晶圓級芯片尺寸封裝結構的制造方法，其特 征在于，在所述通道部形成一溝槽以暴露所述背電極層步驟后，包括：

形成至少一金屬障壁層，覆蓋所述溝槽的內側壁、所述圖案化保 護層、所述第一電極與所述第二電極；

形成一光阻層于所述金屬障壁層上，其中所述光阻層具有至少一 第一開口圖案、一第二開口圖案及一第三開口圖案，分別對應定義所 述第一電極、所述第二電極以及所述通道部的位置；

形成一金屬導電層于所述第一開口圖案、所述第二開口圖案與所 述第三開口圖案中；以及

去除所述光阻層及所述光阻層覆蓋的所述金屬障壁層，以形成一 第一焊墊、一第二焊墊及該導電結構。

6.如權利要求5所述的晶圓級芯片尺寸封裝結構的制造方法，其 特征在于，所述導電結構包括位于所述主動面上的一接觸墊與位于所 述溝槽中的一連接部。

7.如權利要求6所述的晶圓級芯片尺寸封裝結構的制造方法，其 特征在于，所述連接部為一墻體，所述墻體連接所述背電極層與所述 接觸墊。

8.如權利要求5所述的晶圓級芯片尺寸封裝結構的制造方法，其 特征在于，所述金屬導電層具有疊層結構。

9.如權利要求5所述的晶圓級芯片尺寸封裝結構的制造方法，其 特征在于，所述金屬障壁層的材料為自由鈦、銅、鎢及其任意組合所 組成的群組或其中的一種。

10.如權利要求1所述的晶圓級芯片尺寸封裝結構的制造方法， 其特征在于，在執行所述切割步驟后形成多個相互分離的封裝結構， 且所述制造方法更包括：

提供一導線架，所述導線架包括多個晶粒座；

將已切割的所述每一封裝結構以一導熱膠材分別固設于多個所述 晶粒座上；以及

切割所述導線架，以將多個所述晶粒座由所述導線架上分離。

11.如權利要求1所述的晶圓級芯片尺寸封裝結構的制造方法， 其特征在于，所述多個所述半導體元件中的一第二半導體元件與該第 一半導體元件相鄰，且該通道部位于該第一半導體元件的主動區與該 第二半導體元件的主動區之間。

12.如權利要求11所述的晶圓級芯片尺寸封裝結構的制造方法， 其特征在于，所述背電極層延伸于所述第二半導體元件的背面。