[發明專利]一種結合單端轉差分電路的多道脈沖幅度分析器

無效

• 申請號: 201410574524.1
• 申請日: 2014-10-24
• 公開（公告）號: CN104375164A
• 公開（公告）日: 2015-02-25
• 發明（設計）人: 徐花;張靜雅
• 申請（專利權）人: 蘇州德魯森自動化系統有限公司
• 主分類號: G01T1/36
• 分類號: G01T1/36
• 代理公司: 南京經緯專利商標代理有限公司 32200
• 代理人: 許方

技術領域

本發明公開了一種結合單端轉差分電路的多道脈沖幅度分析器，屬于信號處理技術領域。

背景技術

多道脈沖幅度分析儀和射線能譜儀是核監測與和技術應用中常用的儀器。20世紀90年代國外就已經推出了基于高速核脈沖波形采樣和數字濾波成型技術的新型多道能譜儀，使數字化成為脈沖能譜儀發展的重要方向。國內譜儀技術多年來一直停留在模擬技術水平上，數字化能譜測量技術仍處于方法研究階段。為了滿足不斷增長的高性能能譜儀需求，迫切需要研制一種數字化γ能譜儀。通過核脈沖分析儀顯示在顯示器上的核能譜幫助人們了解核物質的放射性的程度。

國內很大一部分學者采用核譜儀模擬電路的方式實現脈沖堆積的處理。由于整個過程都是由模擬電路來實現，所以一直受到多種不利因素的困擾：模擬濾波成形電路有限的處理能力達不到最佳濾波的要求;模擬系統在高計數率下能量分辨率顯著下降，脈沖通過率低;模擬電路固有的溫漂和不易調整等特點，導致系統的穩定性、線性及對不同應用的適應性不高;在脈沖波形識別、電荷俘獲效應校正等更復雜的應用場合模擬系統無法勝任。

相比來看，數字脈沖幅度分析系統的性能顯著優于模擬脈沖分析器。但現有的數字分析器也存在很多問題，系統的穩定性和可靠性仍然需要提高，處理速度、分辨能力也需要提高。

專利號為CN1547041A，專利名稱為一種雙增益多道脈沖幅度分析的方法，該專利針對現有技術中的信號精度和信號干擾進行了改進，但是該專利改進的效果并不是非常的大，且系統的穩定性并沒有得到很大改善，仍存在一定的問題。

專利號為CN203705369U，專利名稱為液體安檢儀多道脈沖幅度分析器，該專利指出了現有技術的現有技術為了追求道數而增加了硬件電路的復雜度，從而導致一味的追求性能而導致并不實用的問題，該專利對該問題進行了相應的改善，但是該分析器的穩定性沒有改進，其硬件結構決定了該專利的處理速度和效率不夠高。

綜上所述，針對多道脈沖幅度分析技術，現有技術仍然存在很多問題，尤其在濾除噪聲、處理速度、脈沖分辨能力上仍未得到解決。同時，現有技術中慣用的單端轉差分電路普遍結構復雜，功耗較大。

發明內容

本發明所要解決的技術問題是：針對現有技術的缺陷，提供一種結合單端轉差分電路的多道脈沖幅度分析器，提高了系統的穩定性與可靠性。

本發明為解決上述技術問題采用以下技術方案：

一種結合單端轉差分電路的多道脈沖幅度分析器，包括探測器、調理電路、單端轉差分電路、高速ADC、差分時鐘電路、FPGA、低電壓差分數據接口、數據處理終端；

所述探測器、調理電路、單端轉差分電路、高速ADC、FPGA和數據處理終端依次相連，所述高速ADC還與差分時鐘電路相連；所述FPGA還與低電壓差分數據接口相連；

所述FPGA內部設有數據緩沖模塊、數字核脈沖處理模塊、S形加減速模塊、數字積分插補模塊、梯形加減速模塊，數據緩沖模塊、數字核脈沖處理模塊、數字積分插補模塊、梯形加減速模塊依次相連，所述數字積分插補模塊還與S形加減速模塊相連接；

所述探測器輸出的核脈沖信號經過調理電路進行調理后，經過單端轉差分電路，由采樣率為65MHz的高速ADC經由FPGA的控制下進行模數轉換，將核脈沖轉換為數字信號，轉換為數字信號的核脈沖信號經過FPGA內部的數字核脈沖處理模塊、S形加減速模塊、數字積分插補模塊、梯形加減速模塊的依次處理后發送到數據處理終端；

所述單端轉差分電路包括第一至第九電阻、第一至第三電容、第一和第二比較器，第一電阻的一端分別和第二電阻的一端、第二比較器的負輸入端相連接，第二電阻的另一端分別和第二比較器的輸出端、第四電阻的一端相連接，第二比較器的正輸入端經過第三電阻接地，第四電阻的另一端分別和第一電容的一端、第六電阻的一端、第一比較器的正輸入端、第二電容的一端相連接，第一電容的另一端分別和第六電阻的另一端、第八電阻的一端，第一比較器的正輸出端相連接，第八電阻的另一端接電路的負極輸出端，第二電容的另一端分別和第五電阻的一端、第一比較器的負輸入端、第七電阻的一端、第三電容的一端相連接，第五電阻的另一端和第一電阻的另一端相連接，第三電容的另一端分別和第七電阻的另一端，第一比較器的負輸出端、第九電阻的一端相連接，第九電阻的另一端接電路的正極輸出端。

作為本發明的進一步優化方案，所述低電壓差分數據接口型號為LVDS或RS485。

作為本發明的進一步優化方案，所述FPGA通過485接口與數據處理終端相連。