[發明專利]一種實現多通道模數轉換器同步的方法

有效

• 申請號: 201410571383.8
• 申請日: 2014-10-23
• 公開（公告）號: CN104378114B
• 公開（公告）日: 2017-12-22
• 發明（設計）人: 朱圣棋;全英匯;王金龍;李亞超;崔俊鵬;姚鑫東;徐瑞
• 申請（專利權）人: 西安電子科技大學
• 主分類號: H03M1/12
• 分類號: H03M1/12
• 代理公司: 西安睿通知識產權代理事務所(特殊普通合伙)61218
• 代理人: 惠文軒

技術領域

本發明屬于雷達射頻信號采集技術領域，特別涉及一種實現多通道模數轉換器同步的方法，主要用于雷達射頻信號的模數轉換。

背景技術

由于雷達自身的優勢所在(全天候、無環境要求等)，雷達成像技術得到了廣泛的關注與研究。雷達成像技術可應用于黑夜、雨天等復雜條件下，彌補了光學成像的許多不足。

雷達信號的采集作為雷達成像技術的第一步，在整個成像工作中起著至關重要的作用。采集到的雷達回波信號質量的好壞直接決定著最終成像結果的優劣，更高的分辨率和更高的質量需要更高的采樣精度、更快的采樣速度和更大的采樣帶寬。

雷達信號采集最重要的部分是A/D轉換芯片，即ADC(Analog to Digital Converter)。目前業內采樣率較高的多通道高速ADC芯片普遍支持多種工作模式，并具有可編程接口，比如E2V公司的EV10AQ190/EV10AQ190A，支持1通道、2通道、4通道和測試模式，具有可配置的SPI接口。

對于多通道高速ADC，或同時使用多片單通道高速ADC，其通道之間的相位在ADC配置完成后可能會不同步，這將對成像結果產生很大的影響。

發明內容

本發明的目的在于提出一種實現多通道模數轉換器同步的方法。

為實現上述技術目的，本發明采用如下技術方案予以實現。

一種實現多通道模數轉換器同步的方法包括以下步驟：

步驟1，利用FPGA芯片配置多通道模數轉換器，使其工作于多通道測試模式；多通道模數轉換器的通道數為N，多通道模數轉換器的通道數的N個通道分別表示為第1通道至第N通道；

步驟2，多通道模數轉換器工作于多通道測試模式時，生成對應的數據差分對和隨路時鐘差分對，多通道模數轉換器將每個通道的數據差分對和每個通道的隨路時鐘差分對發送至FPGA芯片；FPGA芯片將第i通道的隨路時鐘差分對轉換為第i通道單端時鐘信號，i取1至N；FPGA芯片將第i通道的數據差分對轉換為第i通道單端數據信號；

步驟3，FPGA芯片對第i通道單端數據信號的每個數據位配置對應的延時值，FPGA芯片根據第i通道單端數據信號的每個數據位配置對應的延時值，將第i通道單端數據信號的每個數據位的信號進行延時處理；

步驟4，FPGA芯片對延時處理后的第i通道單端數據信號進行串并轉換，得到第i通道并行數據；

步驟5，FPGA芯片根據每個通道并行數據之間的相位關系，將每個通道并行數據進行相位對齊，得出相位對齊后的并行數據。

本發明的有益效果為：1)本發明利用FPGA芯片的IODELAYE模塊對多通道高速ADC(模數轉換器)的各通道內數據進行延時微調，避免各通道內數據位未對齊而出現毛刺現象；2)本發明對多通道高速ADC(模數轉換器)的各通道之間數據進行邏輯對齊操作，使各通道數據的相位同步，避免對雷達成像結果造成影響。

附圖說明

圖1為本發明的一種實現多通道模數轉換器同步的方法的硬件實現結構示意圖；

圖2為本發明的一種實現多通道模數轉換器同步的方法的硬件實現結構中FPGA芯片的內部結構框圖；

圖3為每個通道ISERDES模塊中ISERDES_Master模塊和ISERDES_Slaver模塊的電連示意圖；

圖4為本發明的各通道間相位同步方法流程示意圖。

具體實施方式

下面結合附圖對本發明作進一步說明：

結合圖1，為本發明的一種實現多通道模數轉換器同步的方法的硬件實現結構示意圖。本發明實施例中，FPGA芯片電連接多通道模數轉換器(多通道高速ADC)的配置接口，用于配置多通道模數轉換器的工作模式，使其處于多通道測試模式、正常工作模式或其他模式。舉例來說，配置接口為SPI接口。多通道模數轉換器的通道數表示為N，對于多通道模數轉換器的通道數的N個通道(對應圖1中的通道1至通道N)，每個通道通過數據接口電連接FPGA芯片的數據接口，每個通道通過時鐘接口電連接FPGA芯片的時鐘接口，用于向FPGA芯片發送差分數據對和差分時鐘對。

結合圖2，為本發明的一種實現多通道模數轉換器同步的方法的硬件實現結構中FPGA芯片的內部結構框圖。本發明的一種實現多通道模數轉換器同步的方法包括以下步驟：