[發明專利]一種機電一體化設備的電路結構及工作方法

在審

• 申請號: 201410568500.5
• 申請日: 2014-10-23
• 公開（公告）號: CN104298159A
• 公開（公告）日: 2015-01-21
• 發明（設計）人: 胡金高;孫敏;陳熙亮;周胡平;高由先;李為國
• 申請（專利權）人: 福州天虹電腦科技有限公司
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 廈門龍格專利事務所(普通合伙) 35207
• 代理人: 婁燁明

技術領域

本發明涉及電路結構，具體涉及一種機電一體化設備的電路結構及工作方法。

背景技術

隨著勞動力成本的提高，要求的自動化加工設備越來越復雜，同時隨著嵌入式計算機控制的大量普及，分布式控制成為了必然趨勢。因此在復雜的分布式控制系統中，布線的復雜性和可靠性就變得很突出，傳統的方法，通常外部每一個信號需要一個導線，從一個地方〔如主控箱〕拉到另外一個地方〔如現場〕，如果一個系統有幾百根信號、甚至上千，這肯定給遠距離布線帶來巨大困難。如在繡花機、花樣機和鞋面機系統中，布置于現場的信號有：機頭信號、框架四向越位、剪線、扣線、勾線、主軸信號、主軸位置、框架位置、夾線、等等，如果都從主控制CPU連出，其布線混雜可想而知，傳統往往需要把主控放置于現場，這又給主控的操作性〔圖形顯示、各種數據卡操作、網絡鏈接操作等〕帶來麻煩。

發明內容

本發明的目的利用LVDS技術，實現少量的幾根線，通過數據的打包和解包在相隔一定距離的兩個地方傳輸大量的信號，以減少機電一體化及其它設備中的布線復雜性。

本發明針對上述問題，提供了一種機電一體化設備的電路結構及工作方法。

根據本發明的一個方面，提供了一種機電一體化設備的電路結構，包括第一CPLD、第二CPLD、第一低壓差分信號LVDS接口、第二低壓差分信號LVDS接口、時鐘及數據線；所述第一CPLD電性連接第一低壓差分信號LVDS接口；所述第二CPLD電性連接第二低壓差分信號LVDS接口；所述第一低壓差分信號LVDS接口和第二低壓差分信號LVDS接口通過時鐘線及數據線電性連接。

根據本發明的又一方面，提供了一種機電一體化設備的電路結構的工作方法，包括以下步驟：

S1，當諸多信號要從第一地傳送到第二地，同時有諸多信號要從第二地傳送到第一地，在第一處的第一CPLD對信號組進行打包，組成一串長的數據串；同時在每個數據串后部加上檢驗碼，通過使用CPLD內部的高速時鐘把數據串以一個時鐘脈沖一個數據位的方式送出；

S2，為了遠距離傳輸的可靠性，通過第一低壓差分信號LVDS接口將信號同步輸出；

S3，在第二地處先對第一地傳輸的LVDS低壓差分信號進行電平轉化，利用送過來的時鐘和數據在第二地處串行地移入第二地的第二CPLD；

S4，第二地處的第二CPLD在全部接收所有信號后，進行檢驗碼復核；

S5，在檢驗碼不正確的情況下，當地數據組保留上次的接收值不變；在檢驗碼正確的情況下，將接收的新數據組在第二地處呈現出來；

S6，在對信號組要從第二地傳送到第一地時，與上述模式相同。

本發明的優點：

本發明利用LVDS技術，實現少量的8根線，通過CPLD集成技術的數據打包和解包，以傳送相隔一定距離兩個地方的大量信號(如200個)，以減少機電一體化及其它設備中的布線復雜性，同時對系統的可靠性、減少故障排除時間具有明顯作用。

除了上面所描述的目的、特征和優點之外，本發明還有其它的目的、特征和優點。下面將參照圖，對本發明作進一步詳細的說明。

附圖說明

構成本申請的一部分的附圖用來提供對本發明的進一步理解，本發明的示意性實施例及其說明用于解釋本發明，并不構成對本發明的不當限定。

圖1是本發明的一種機電一體化設備的電路結構示意圖；

圖2是本發明的一種機電一體化設備的電路的工作方法結構流程圖。

具體實施方式

為了使本發明的目的、技術方案及優點更加清楚明白，以下結合附圖及實施例，對本發明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本發明，并不用于限定本發明。

實施例1

參考圖1，如圖1所示的一種機電一體化設備的電路結構，包括第一CPLD、第二CPLD、第一低壓差分信號LVDS接口、第二低壓差分信號LVDS接口、時鐘及數據線；所述第一CPLD電性連接第一低壓差分信號LVDS接口；所述第二CPLD電性連接第二低壓差分信號LVDS接口；所述第一低壓差分信號LVDS接口和第二低壓差分信號LVDS接口通過時鐘線及數據線電性連接。

實施例2

參考圖2，如圖2所示的一種機電一體化設備的電路結構的工作方法，包括以下步驟：