[發明專利]一種環形振蕩器有效
| 申請號： | 201410564616.1 | 申請日： | 2014-10-22 |
| 公開（公告）號： | CN104270147A | 公開（公告）日： | 2015-01-07 |
| 發明（設計）人： | 徐衛林;吳迪;韋雪明;段吉海;韋保林 | 申請（專利權）人： | 桂林電子科技大學 |
| 主分類號： | H03L7/099 | 分類號： | H03L7/099 |
| 代理公司： | 桂林市持衡專利商標事務所有限公司 45107 | 代理人： | 陳躍琳 |
| 地址： | 541004 廣*** | 國省代碼： | 廣西;45 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 一種 環形 振蕩器 | ||
1.一種環形振蕩器，其特征在于：主要由3個差分延遲單元D1～D3和1個注入單元INJ組成；
第一差分延遲單元D1的差分同相輸出端VOUT+接第二差分延遲單元D2的主環路反相輸入端VP-，第二差分延遲單元D2的差分同相輸出端VOUT+接第三差分延遲單元D3的主環路反相輸入端VP-，第三差分延遲單元D3的差分同相輸出端VOUT+接第一差分延遲單元D1的主環路反相輸入端VP-；
第一差分延遲單元D1的差分反相輸出端VOUT-接第二差分延遲單元D2的主環路同相輸入端VP+，第二差分延遲單元D2的差分反相輸出端VOUT-接第三差分延遲單元D3的主環路同相輸入端VP+，第三差分延遲單元D3的差分反相輸出端VOUT-接第一差分延遲單元D1的主環路同相輸入端VP+；
第一差分延遲單元D1的主環路同相輸入端VP+接第二差分延遲單元D2的輔助環路同相輸入端VS+,第一差分延遲單元D1的主環路反相輸入端VP-接第二差分延遲單元D2的輔助環路反相輸入端VS-；
第一差分延遲單元D1的輔助環路同相輸入端VS+接第三差分延遲單元D3的主環路同相輸入端VP+，第一差分延遲單元D1的輔助環路反相輸入端VS-接第三差分延遲單元D3的主環路反相輸入端VP-；
第二差分延遲單元D2的主環路同相輸入端VP+接第三差分延遲單元D3的輔助環路同相輸入端VS+,第二差分延遲單元D2的輔助環路同相輸入端VS+接第三差分延遲單元D3的輔助環路反相輸入端VS-；
第一差分延遲單元D1的粗調輸入端VCOARSE,第二差分延遲單元D2的粗調輸入端VCOARSE和第三差分延遲單元D3的粗調輸入端VCOARSE同時接粗調輸入信號VCOARSE；
第一差分延遲單元D1的細調輸入端VFINE,第二差分延遲單元D2的細調輸入端VFINE和第三差分延遲單元D3的細調輸入端VFINE同時接細調輸入信號VFINE；
第一差分延遲單元D1的電源端VDD,第二差分延遲單元D2的電源端VDD和第三差分延遲單元D3的電源端VDD同時接電源VDD；第一差分延遲單元D1的接地端GND,第二差分延遲單元D2的接地端GND和第三差分延遲單元D3的接地端GND同時接地GND；
注入單元INJ的柵級接注入信號輸入端VINJ，注入單元INJ的漏極接第三差分延遲單元D3的差分反相輸出端VOUT-,注入單元INJ的源級接第三差分延遲單元D3的差分同相輸出端VOUT+。
2.根據權利要求1所述的一種環形振蕩器，其特征在于：
上述每個差分延遲單元均包括8個PMOS管PM1～PM4和4個NMOS管NM1～NM4；第一PMOS管PM1的源級、第二PMOS管PM2的源級、第三PMOS管PM3的源級、第四PMOS管PM4的源級、第五PMOS管PM5的源級、第六PMOS管PM6的源級、第七PMOS管PM7的源級和第八PMOS管PM8的源級同時接電源VDD；第一NMOS管NM1的源級、第二NMOS管NM2的源級、第三NMOS管NM3的源級、第四NMOS管NM4的源級、第三PMOS管PM3的柵級和第四PMOS管PM4的柵級同時接地GND；第一PMOS管PM1的柵級和第二PMOS管PM2的柵級連接，作為該差分延遲單元的粗調信號輸入端VCOARSE；第五PMOS管PM5的柵級和第六PMOS管PM6的柵級連接，作為該差分延遲單元的細調信號輸入端VFINE；第一PMOS管PM1的漏極、第三PMOS管PM3的漏極、第五PMOS管PM5的漏極、第七PMOS管PM7的漏極、第一NMOS管NM1的漏極和第三NMOS管NM3的漏極連接，作為差分延遲單元的差分反相輸出端VOUT-；第二PMOS管PM2的漏極、第四PMOS管PM4的漏極、第六PMOS管PM6的漏極、第八PMOS管PM8的漏極、第二NMOS管NM2的漏極和第四NMOS管NM4的漏極連接，作為差分延遲單元的差分同相輸出端VOUT+；第三NMOS管NM3的柵級與第二NMOS管NM2的漏極和第四NMOS管NM4的漏極連接；第四NMOS管NM4的柵級與第一NMOS管NM1的漏極和第三NMOS管NM3的漏極連接；第七PMOS管PM7的柵級作為差分延遲單元的輔助環路同相輸入端VS+；第八PMOS管PM8的柵級作為差分延遲單元的輔助環路反相輸入端VS-；第一NMOS管NM1的柵級作為差分延遲單元的主環路同相輸入端VP+；第二NMOS管NM2的柵級作為差分延遲單元的主環路反相輸入端VP-。
3.根據權利要求2所述的一種環形振蕩器，其特征在于：第一PMOS管PM1和第二PMOS管PM2的寬長比為第五PMOS管PM5和第六PMOS管PM6的寬長比的5～10倍。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于桂林電子科技大學，未經桂林電子科技大學許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201410564616.1/1.html，轉載請聲明來源鉆瓜專利網。
